21ic电子技术开发论坛»论坛首页 › 综合技术交流 › EMC&可靠性设计 › 为什么电路板子上时钟信号有工频干扰？ ...
返回列表 发新帖我要提问

为什么电路板子上时钟信号有工频干扰？

[复制链接]
 楼主| kkk96998201 发表于 2014-12-9 09:33 | 显示全部楼层 |阅读模式
电路板, 时钟信号, 工频干扰, hz, PLL
为什么电路板子上时钟信号有工频50hz干扰？
在我使用的PLL芯片输出时钟122.88MHz、vctcxo_30.72Mhz输出时钟上，用频谱仪测量，在中心频率+/50hz都有很大的干扰，这个50hz干扰只用市电是这个频率，请问是通过什么叠加到这么高的频率？ 怎么抑制？
回复

举报

相关帖子
acute1110 发表于 2014-12-9 12:26 | 显示全部楼层
1，测试的时候没有接好地信号。
2，这个干扰时共模信号，可以通过在电源输入端加一个共模电感来抑制
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

kkk96998201

3

主题

8

帖子

0

粉丝
快速回复 返回顶部 返回列表