日志
Vivado HLS User Guide (2) HLS（高层综合）介绍
|||
记录FPGA学习历程……
本教程译自Xilinx UG871 2015.2，仅供学习交流之用。翻译不妥之处，请批评指正！
本章提要
这个教程介绍了Vivado 的HLS（高层综合）工具。你可以学会用图形界面或者使用Tcl命令行环境使用HLS的基本方法，
这个教程向你展示了如何使用优化命令把一个最初的RTL实现转变为小面积、高吞吐率的实现。
Lab1介绍
介绍了怎样建立一个HLS工程并且演示了所有HLS设计的主要步骤：
1. 验证C代码的有效性
2. 建立并且综合系统方案
3. 验证RTL实现并打包成IP核
Lab2介绍
展示了Tcl接口的使用方法
Lab3介绍
向你展示了通过优化指令优化设计的方法。这个实验产生了多个版本的RTL实现并且比较了几个不同的方案。
实验教程指导
(1)获得源代码,请访问:
(2)本章的例子是实现一个FIR滤波器。对于这个FIR滤波器设计的硬件目标是：
不断修改，使得这个设计拥有最高吞吐率。
(3)最终的设计应当是这样的：在一个输入有效信号的控制下处理输入数据，然后产生输出数据，并产生输出有效信号。滤波器的系数应该在FIR滤波器的外部通过一个单口的RAM进行输入。
未完待续……
