请教关于晶振给fpga提供时钟的问题

发表于 2011-6-5 14:45

今天在调试spatan3e xc3s500的时候，由于电路不能正常工作。我就用示波器检测外部晶振，然后看到外部晶振产生的是正弦波，但是它的最低幅值为0.7v左右。最高为1.7v左右。请问这是不是不能正常给fpga提供时钟啊，我觉得是不是时钟的最低幅值都很高了啊，请大家帮帮忙啊。谢谢

发表于 2011-6-5 20:48

帮顶

发表于 2011-6-9 15:47

如果你的电源是3.3V的话，并且你的晶振是那种一般的4个脚的晶振的话，这个晶振就是坏的，换一个
你是插件的那种还是贴片的？

发表于 2011-6-10 13:43

是的，我用的电源就是3.3v的，下来看了datesheet后看到fpga的全局时钟管脚的驱动电压的低电平最高是0.7v。最后我把晶振去除后，直接接上实验箱上的方波时钟后FPGA就可以正常工作了。

发表于 2011-6-11 08:34

时钟频率不高，输出一般是方波，较高的频率，很多是正弦波。波形的测量，也与你示波器的带宽相关

发表于 2011-6-15 22:11

学习了。留印。

发表于 2011-6-20 08:40

5# 钻研的鱼
同意鱼哥的说法

发表于 2011-6-20 17:04

学习学习。

发表于 2011-7-7 16:56

过来留下学习的脚印

发表于 2011-7-7 20:39

发表于 2011-7-7 22:53

留个脚印哈

发表于 2011-7-7 22:53

:lol

发表于 2011-7-19 20:10

不可以，FPGA芯片引脚的驱动电压是3.3V或2.5V

发表于 2011-7-19 20:53

13# greenapl1985 看四楼，他还说了最低电平的事情：）

发表于 2011-7-20 14:49

这么多人留脚印了呀

发表于 2011-7-20 14:49

我也凑凑热闹哈

发表于 2011-7-20 20:31

。。。天。我来玩了～～

发表于 2011-8-29 21:28

我也遇到这样问题，与你示波器带宽有关，应该是方波。

发表于 2011-9-4 20:51

怀疑是你的晶振有问题，我使用XC3S250E，30MHz &3.3V供电的有源晶振，使用示波器测量晶振输出信号为正弦波

目前用过的晶振输出一般都是正弦波，而不是方波信号！

发表于 2012-4-6 17:55

弱弱的问一个问题，晶振输出的是正弦波，而在FPGA工作是需要上升沿或是下降沿，那么在晶振输入到内部电路后要把它变成方波吗？ 19# chaiwq2003

[CPLD] 请教关于晶振给fpga提供时钟的问题