发新帖我要提问
12
返回列表
打印
[CPLD]

请教关于晶振给fpga提供时钟的问题

[复制链接]
楼主: mobaimo
手机看帖
扫描二维码
随时随地手机跟帖
21楼
tmkdfan| | 2012-4-7 09:59 | 只看该作者 回帖奖励 |倒序浏览
内部应该有电源转换的。 20# brace1108

使用特权

评论回复 赏
22楼
liwsx| | 2012-4-24 10:35 | 只看该作者
学习了，大家的讨论，
让俺长了见识了

使用特权

评论回复 赏
23楼
张凤武| | 2012-4-28 15:31 | 只看该作者
留印

使用特权

评论回复 赏
24楼
mzcry| | 2012-5-24 14:18 | 只看该作者
那要很高的示波器频率才能测得出啦吧

使用特权

评论回复 赏
25楼
GoldSunMonkey| | 2012-5-24 14:36 | 只看该作者
弱弱的问一个问题，晶振输出的是正弦波，而在FPGA工作是需要上升沿或是下降沿，那么在晶振输入到内部电路后要把它变成方波吗？ 19# chaiwq2003
brace1108 发表于 2012-4-6 17:55
按道理需要～但是正弦函数可以做上升下降沿，但是对信号要求要更高

使用特权

评论回复 赏
26楼
diny| | 2012-5-24 17:10 | 只看该作者
我落后一年啊。:L

使用特权

评论回复 赏
27楼
hdlcamp| | 2012-6-12 09:54 | 只看该作者
有效电压应该是 高电平 >= 总压 X 0.9    低电平 <=  总压 X 0.1
所以，0.7~1.7明显不符合高低电平的转变！

使用特权

评论回复 赏
28楼
梅花望青竹| | 2012-6-13 15:07 | 只看该作者
引脚都是判别电平的功能，达到了高电平电压就行了呗！

使用特权

评论回复 赏
29楼
GoldSunMonkey| | 2012-6-14 11:40 | 只看该作者
弱弱的问一个问题，晶振输出的是正弦波，而在FPGA工作是需要上升沿或是下降沿，那么在晶振输入到内部电路后要把它变成方波吗？ 19# chaiwq2003
brace1108 发表于 2012-4-6 17:55
如果不变，可以，如果速度特别高则不行。

使用特权

评论回复 赏
30楼
hawksabre| | 2012-8-4 18:36 | 只看该作者
顶一个  哈哈

使用特权

评论回复 赏
31楼
simiaosiping| | 2012-9-3 10:16 | 只看该作者
弱弱的问一句，片外时钟应该选择多大的时钟频率啊？

使用特权

评论回复 赏
32楼
GoldSunMonkey| | 2012-9-3 22:00 | 只看该作者
弱弱的问一句，片外时钟应该选择多大的时钟频率啊？
simiaosiping 发表于 2012-9-3 10:16
什么意思？

使用特权

评论回复 赏
33楼
Backkom80| | 2012-9-4 13:11 | 只看该作者
有源晶振不少出的是三角波，完完全全的正弦比较精贵，原因在于沿的斜率，

0.7-1.7能不能用看FPGA，IO的参数。
如果能，用的好不好就难说了。

使用特权

评论回复 赏
34楼
xygyszb| | 2013-8-15 09:04 | 只看该作者
晶振的驱动电压时2.5V。
其正常的晶振引脚输出为：Max：2.0V，Min：1.0V。为正常。
如果你在晶振和FPGA时钟引脚处串接电阻，那就会稍微降低一点。
你可以用万用表的二极管档测量其对地，正常应为1.0以上。

使用特权

评论回复 赏
35楼
xygyszb| | 2013-8-15 09:04 | 只看该作者
擦，发到2011年的帖子了。干

使用特权

评论回复 赏
36楼
hotwindman| | 2013-8-16 10:07 | 只看该作者
GoldSunMonkey 发表于 2012-6-14 11:40
如果不变，可以，如果速度特别高则不行。

是不是频率越高要求沿越陡，所以正弦波就不行了

使用特权

评论回复 赏
37楼
chenzhi658| | 2013-8-17 09:48 | 只看该作者
弱弱的问下，方波应该是带多次谐波了吧？如果示波器带滤波的话，是不是观察到正弦波了？一般的有源晶振，哪种类型好，正弦OR方波，对于FPGA

使用特权

评论回复 赏
12
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则