在 ADC 输入内阻不配情况下提高 ADC 准确度方

在 ADC 输入内阻不配情况下提高 ADC 准确度方法
在客户应用中输入源输入电阻同推荐的值不配匹，如果输入源内阻过大，会导致 ADC 转换精度降低。以AT32F403 为例，ADC 推荐的输入源内阻如下：

为了提高 ADC 转换精度建议如下处理：
1. 可以加大采样时间来消除 ADC 采样时间不足导致的转换精度不佳；如果现在是使用 1.5 的 CLK 采样时间，发现转换精度不佳，可以用在项目允许的条件下，先按：7.5-13.5-28.5-41.5-55.5 CLK 的方式一步一步增大,直到满足要求
2. 在输入 ADC 的 I/O 口处并接电容 330pF-0.1uF，以对信号预采样
3. 若采样信号低于

这个参考表很实用，设计参考很有必要

可以外接电阻来提高精度吗

在信号源与 ADC 之间加入缓冲放大器，如电压跟随器。它具有高输入阻抗和低输出阻抗，能将信号源与 ADC 隔离，减少因输入内阻不匹配引起的信号衰减和失真

通过多次采样取平均值减少噪声影响。

增加每次采样之间的时间间隔，以确保上一次采样的残留电压完全放电，避免对下一次采样产生影响。

使用外部缓冲器隔离信号源和ADC。

输入源内阻过大，而ADC输入内阻过小确实会影响测量精度。

在ADC输入端使用缓冲放大器（如运算放大器）可以提供高输入阻抗和低输出阻抗，减少信号源内阻对ADC的影响。

在ADC输入端加入RC滤波器，可以减少高频噪声的影响，提高ADC的信噪比。

多次采样、数字滤波和校准可进一步提高采样精度。

对于支持差分输入的ADC，可以使用差分放大器来驱动，这有助于减少共模噪声和内阻不匹配带来的误差。

在软件中实施校准算法，对ADC的转换结果进行校正，以补偿由于输入阻抗不匹配导致的误差。

加大采样时间确实可以提高精度，但同时也要注意不要影响系统的实时性

在采集到 ADC 数据后，通过软件算法对数据进行补偿。

在参考电压引脚串联10Ω电阻并并联100nF电容，滤除高频噪声。

如果采样信号低于 VDDA/2（或 VREF/2），可以在采样前先插入一次对内部 Vrefint 1.2V 的采样。这可以将 ADC 内部采样电容放电到一个理想电压后，再对目标信号进行采样。

如果可能，调整信号源的内阻，使其与ADC推荐的输入阻抗相匹配。

模拟电路布局需对称，减少共模噪声干扰。

加大采样时间可以消除由于采样时间不足导致的转换精度不佳。