21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › LVCMOS25的问题
返回列表 发新帖我要提问

LVCMOS25的问题

[复制链接]
 楼主| shajiayu 发表于 2013-8-13 14:30 | 显示全部楼层 |阅读模式
CMOS, 电平, FPGA, PGA, IO
xilinx的芯片如果IO被配置成LVCMOS25，输出的时候肯定是高电平2.5V，这样即便对方是3.3V标准的一般也能检测。如果对方给的3.3V高电平的信号，FPGA肯定能查询到高电平。但是这样会不会损坏FPGA的IO口呢？还是没问题呢？
回复 赏

举报

相关帖子
雪夜虫子 发表于 2013-8-13 14:59 | 显示全部楼层
本帖最后由 雪夜虫子 于 2015-7-23 09:21 编辑

...
回复 赏

举报

gdxizhilang 发表于 2013-8-13 15:51 | 显示全部楼层
:)，数字电平
回复 赏

举报

 楼主| shajiayu 发表于 2013-8-15 10:46 | 显示全部楼层
好吧，结贴了
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

shajiayu

2

主题

4

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部