ddr2管脚时钟线交叉，怎么解

发表于 2015-7-28 14:31

之前做了一片板子，用的xilinx的spartan6 ，地址线没有按照他硬核的连接方式，为了方便走线把地址线相互调整了，现在调试编译不了，有没有哪位也碰到过类似的有解决方法的哈。

发表于 2015-7-28 19:53

地址线不能乱动，数据线可以，但是也要遵从一定的规则。

发表于 2015-7-29 08:59

你们投板之前，不用软件验证一下管脚分配吗？MIG在生成控制器核的时候就有那个功能啊。

发表于 2015-7-30 22:58

看你是那根了有些地址线错了你数据错着用就是了，比如a0和a1调换了你自己知道哪个数据实际存在哪里了，这个数据后面是哪个数据还能用

要是a10和别人调换了就没办法了

[FPGA] ddr2管脚时钟线交叉，怎么解