21ic电子技术开发论坛 › 已关闭版块 › ZLG › 标准的verilog语法，难道我写错了？？
返回列表 发新帖我要提问

[Actel FPGA] 标准的verilog语法，难道我写错了？？

[复制链接]
 楼主| wangkj 发表于 2009-6-3 10:34 | 显示全部楼层 |阅读模式
verilog, VGA, IO, TE, vi
<br />reg[15:0]&nbsp;pixcel_buf[15:0];//16*16&nbsp;bit&nbsp;refresh&nbsp;tft&nbsp;screen&nbsp;data&nbsp;buffer&nbsp;<br /><br />Error:&nbsp;NETLIST:001&nbsp;Behavioral&nbsp;HDL&nbsp;is&nbsp;not&nbsp;supported.&nbsp;Module&nbsp;vga&nbsp;has&nbsp;behavioral&nbsp;code&nbsp;in&nbsp;FILE&nbsp;E:vga_lcdmini2440verilogVGAh<br /><br />这可是&nbsp;verilog的标准语法啊。<br /><br />altera就没问题。
回复 赏

举报

相关帖子
 楼主| wangkj 发表于 2009-6-3 17:13 | 显示全部楼层

是软件安装问题，重新安装后正常

  
回复 赏

举报

auzxj 发表于 2009-6-23 10:07 | 显示全部楼层

自问自答型

O(∩_∩)O哈哈~
回复 赏

举报

beinghu 发表于 2009-7-3 16:25 | 显示全部楼层

真的是自问自答？？？

verilog语言好多版本的&nbsp;&nbsp;&nbsp;数组应该是2001版的&nbsp;<br />好多工具要自己指定2001版
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wangkj

580

主题

9973

帖子

24

粉丝
快速回复 在线客服 返回列表 返回顶部