Cortex M0 还是不是哈佛结构呢?

发表于 2011-3-20 11:15

找了很多资料, 包括lpc111x 和芯唐的芯片资料, 也看了 "Cortex-M0 Devices Generic User Guide". 都没有找到关于这个的说法.
就芯唐提到其 FLASH "零等待状态，可达50MHz的连续的地址访问"
但是, 为了发挥 Cortex-M0 的处理能力. 应该有合适的总线系统的.

发表于 2011-3-21 09:07

自己顶一下, 发错了个地方, 自己把他转了过来. 却发现到后页去了.

发表于 2011-3-21 12:41

看数据手册！

发表于 2011-3-22 19:57

看数据手册！
金鱼木鱼发表于 2011-3-21 12:41

我不仅看了新塘和 lpc 的数据手册, 也看来介绍 Cortex M0 的手册. 还真没有找到这方面的介绍, 所以发此一问. 楼上要是哪里找到了说法, 请详告知.
谢谢!

发表于 2011-3-24 21:05

还真没注意这个问题，我也找找看

发表于 2011-3-25 15:39

Cortex M0 不是哈佛结构
M0只有 System bus，取指令和数据不能同时进行。

发表于 2011-3-25 16:12

不是哈佛结构

发表于 2011-3-25 21:33

不是哈佛结构, 只有一个总线, 也没有指令预取缓冲. 所以, Cortex-M0 最快情况下执行速度只能是 Cortex-M3 最快情况的一半.

发表于 2011-3-26 13:49

Cortex-M3 是哈佛结构吧？

发表于 2011-3-26 15:58

不是哈佛结构啊，一直没注意过

发表于 2011-3-27 11:59

M0很牛叉啊！

发表于 2011-3-31 12:56

1# airwill 就芯唐提到其 FLASH "零等待状态，可达50MHz的连续的地址访问"
但是, 为了发挥 Cortex-M0 的处理能力. 应该有合适的总线系统的.

程序又不在falsh上跑，这个速度有什么意义呢？

发表于 2011-10-22 21:21

看它的地址映射,应该不是哈佛结构,,
0x0000 - 0x1ffff code
0x2000 - 0x2ffff sram
....
..

code与data放在一起了,

发表于 2011-10-23 10:17

这个地址映射,不能说明. 因为 M3 也是这样的映射

发表于 2011-10-23 13:42

arm7 冯诺依曼结构 arm9 哈佛

发表于 2011-11-13 12:17

m0是arm7的thumb指令上加了一些M3的功能，是冯诺依曼结构，手册里有说明的

Cortex M0 还是不是哈佛结构呢?

相关帖子

浏览过的版块

荣誉元老奖章

坚毅之洋流

十世金身

技术领袖奖章

核心会员奖章

社区建设奖章

欢快之小溪

技术导师奖章

希望之星奖章

涓涓之细流

经常做客

技术高手奖章

七世轮回

技术奇才奖章