21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › CCLK是怎样产生的?
返回列表 发新帖我要提问

CCLK是怎样产生的?

[复制链接]
 楼主| 快乐出发 发表于 2011-3-29 22:45 | 显示全部楼层 |阅读模式
FPGA, Master, PGA, TE, ST
在FPGA初始配置的MASTER模式下，要用到cclk.它是怎么产生的呢？不明白。求教。谢谢。　
回复 赏

举报

相关帖子
atua 发表于 2011-3-30 08:59 | 显示全部楼层
记得好像是内部配置管理电路使用了内置的一个晶振，大概是几兆，具体的情况还是查下数据手册吧
回复 赏

举报

diny 发表于 2011-3-30 09:38 | 显示全部楼层
我也不知道呢。
回复 赏

举报

dan_xb 发表于 2011-3-30 09:45 | 显示全部楼层
内部的延迟线环状振荡器，没有什么晶体的。
所以很不准
回复 赏

举报

arbiter_ic 发表于 2011-3-31 22:34 | 显示全部楼层
我通常都是用slave模式的，用cpu产生cclk
回复 赏

举报

小云001 发表于 2011-4-8 22:53 | 显示全部楼层
不是很清楚呢
回复 赏

举报

老大的幸福 发表于 2011-4-9 00:03 | 显示全部楼层
:)
回复 赏

举报

奔腾2.0 发表于 2011-4-9 20:42 | 显示全部楼层
进来学习
回复 赏

举报

爱在2012 发表于 2011-4-18 21:20 | 显示全部楼层
由internally-generated CCLk oscillator产生吧？
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快乐出发

0

主题

379

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部