新手求助，ISE里到底怎样才能使用IP？

发表于 2011-7-28 16:40

本帖最后由 ccmicky 于 2011-7-28 16:45 编辑

我是新手，先新建工程，添加文件，选择IP型文件，然后设置IP,完了生成IP，生成的IP再自动保存为.XCO文件，然后接下来该怎么使用这个配置好的IP呢，是再新建一个Verilog文件，在里面调用这个IP核吗，那么该怎么调用啊，求指导，谢谢！

SuperX-man · 发表于 2011-7-29 10:09

配置好的Ip核用 View HDL Instantiation Template选项生成信息把component declaration和component instantiation部分Copy出来添加到你设计的顶层文件中把port map中的口连到你程序设计的相应的信号就可以了

发表于 2011-7-29 10:25

LS 正解.
补充一下就是LS说的component declaration和component instantiation部分是VHDL语言模式下生成的模板.
如果是Verilog的话,把INSTANTIATION Template下的模板复制到你的verilog文件中,再对模板中的引脚做修改即可
另外, View HDL Instantiation Template选项,是当你在ISE中点中你刚生成的IP核,再下方的Design窗口中展开Core Generator就可以看见了

发表于 2011-7-29 10:34

有解。。:lol:lol

发表于 2011-7-29 12:49

发表于 2011-9-14 18:46

谢谢。留印备用。

发表于 2011-9-14 20:50

其实这个一还是比较简单的，像Xman说的好好摸一下即可。

发表于 2011-9-15 17:22

我得好好摸一摸了。;P

新手求助，ISE里到底怎样才能使用IP？

相关帖子

评分

浏览过的版块

精华达人奖章

湍急之河流

缘定三生

技术奇才奖章

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章