这个LVDS数据波形数据怎么解读

登录 · 发表于 2024-8-29 08:22

黄色是clock，50M输入/LVDS输入的一端DCLK_P，蓝色是data 输出，LVDS的一端/P端.data是DDR输出模式，蓝色部分是一个16bit的数据，Data is streamed out on every falling
and rising edge of the DCLK_P/N clock signal (double data rate).

发表于 2024-8-29 09:32

看那段说明的意思是时钟上升沿、下降沿均有数据输出。
就是说你要在时钟的两个边沿都要去读取。

登录 · 发表于 2024-8-29 11:31

那这个凹坑怎么解读？

发表于 2024-8-29 11:32

LcwSwust 发表于 2024-8-29 09:32
看那段说明的意思是时钟上升沿、下降沿均有数据输出。
就是说你要在时钟的两个边沿都要去读取。 ...

还是说我的clock的采样角度需要调整？

发表于 2024-8-29 11:55

entepino 发表于 2024-8-29 11:32
还是说我的clock的采样角度需要调整？

我也不知道啊，先试试吧，不行就问厂家，数据感觉是有多出一些东西。

发表于 2024-8-29 16:33

多谢回复，很奇怪这个凹坑。

发表于 2024-8-30 08:36

过来学习一下

发表于 2024-8-31 08:50

不要倒过来思考这个问题，我觉得常规思维应该是我知道我发送的是什么数据，然后看和波形是否对得上，如果对不是再看一下是相位偏移了还是数据本身就不对。

发表于 2024-9-3 07:42

多谢。但这个是供应商的一个demo，就是想通过供应商的demo，想知道他们发送的是什么数据。

发表于 2024-12-6 17:59

你这个可能是7:1lvds
一个clk周期7个数
找fpga厂家要demo

这个LVDS数据波形数据怎么解读

本帖子中包含更多资源

相关帖子

本帖子中包含更多资源

浏览过的版块

社区建设奖章

湍急之河流

伴坛终老

欢快之小溪

技术导师奖章

以坛为家