|
我用的是ALTER的EPM7128.晶振已经在工作了。<br />1、原理图输入后，仿真能通过（不过有N多个以下warning，仿真结果是对的），但是烧进去后CPLD没反应，这是什么原因啊？<br /><br />2、还有我想问下，出现以下WARNNING,是什么导致的:<br />warning:Found clock low time violation at 859ns on node XXXXX.<br />warning:Found logic contention at 754ns on node D1.<br /> |
|
楼主
