21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › VHDL中的条件信号带入语句，想了很久不是很明白 ...
返回列表 发新帖我要提问

[Verilog HDL] VHDL中的条件信号带入语句，想了很久不是很明白

[复制链接]
 楼主| 小财迷 发表于 2013-11-23 16:11 | 显示全部楼层 |阅读模式
VHDL, 信号, POS, ST, os
[标号：] [POSTPONED] 目标信号名<=[GUARED][TRANSPORT][INERTIAL]
        表达式1 WHEN 条件1 ELSE
            ...................
这句话中用[](中括号)括起来是什么意思，该怎么理解呢，最近在学习VHDL语言，不是很明白
回复 赏

举报

相关帖子
gaochy1126 发表于 2013-11-23 21:54 | 显示全部楼层
[TRANSPORT]表示传输延迟,[INERTIAL]表示惯性延迟
回复 赏

举报

评分

参与人数 1威望 +1 收起 理由
小财迷 + 1 很给力!

查看全部评分

gaochy1126 发表于 2013-11-23 21:54 | 显示全部楼层
一般可以不用的。
回复 赏

举报

评分

参与人数 1威望 +1 收起 理由
小财迷 + 1 赞一个!

查看全部评分

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小财迷

8

主题

55

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部