赛灵思的片子，对信号取反竟然有错误，有图，请教各位

本人现在在做FPGA与DM6467通信，FPGA选用的是赛灵思的xc6slx150,对DM6467的EMIF接口的EM_OE进行取反操作时出现错误，EM_OE（相当于存储器的读使能信号，大概10M的频率，占空比不是固定的）这么简单的一个操作，怎么可能出现这样的问题，请大家帮我看看，实在是无法解释！
图是在ChipScope中捕获观察信号的，oe_IBUF观察的是DM6467的EM_OE信号，
oe_not_OBUF是在FPGA中通过语句oe_not<=not oe输出

是仿真的还是逻辑分析出来的?实际上是不会有这个问题的。

会不会是ChipScope的捕获时钟频率低了，导致有些电平变化没采到。

oe_not_OBUF是在FPGA中通过语句oe_not<=not oe输出
如果这句话签名有时钟约束的话就可能出现这种情况

电源抖动？
不排除某个LUT损坏的可能，LX150的翻新货太多了

wowow 发表于 2013-8-8 15:23
会不会是ChipScope的捕获时钟频率低了，导致有些电平变化没采到。

这个情况应该不可能的 128M的检测时钟

huangxz 发表于 2013-8-8 14:51
是仿真的还是逻辑分析出来的?实际上是不会有这个问题的。

ChipScope实际观测到的

ihap 发表于 2013-8-8 15:56
oe_not_OBUF是在FPGA中通过语句oe_not

什么个意思，能具体说下吗

workhard123 发表于 2013-8-8 21:42
什么个意思，能具体说下吗

他是说前面有时序约束，我也觉得不应该。

感觉应该是个时序问题啊

1，chipscope 的采样时钟128M？
2，oe_IBUF的频率约10M左右？
3，实际chipscope观察到的oe_IBUF不是10M？
4，chipscope的时序是否正确，如果输入确实约10M左右，chipscope的采样时钟从128M降到64M或32M采样。

workhard123 发表于 2013-8-8 21:40
ChipScope实际观测到的

貌似这种问题我以前在quartus的软件上用analysisi也遇到过,不过这样的波形其实对最终没有影响的,只是数据看的有问题.我觉的是跟采样的原理有关系，但是不知道具体问题在哪里，也没有深入追究。

学习

肯定采样有问题.一个尺标对应一个周期,如果oe是10M那采样率也是10M

觉得是采样时钟的选择问题，如果你选择和oe同源时钟作为采样时钟，取反也加上时钟，再来抓取结果，应该不会这样了；