运放开环输出电阻和负载电容形成极点的问题

xmar 发表于 2018-11-10 10:43
“你这是偷换概念啊。哪个芯片的引脚和PCB走线的分布电感有100uH？” ———— 是的分布电感通常不会有100u ...

0.5u也太大了吧？实际也就几个nH

jojo21 发表于 2018-11-11 12:14
0.5u也太大了吧？实际也就几个nH

几nH电感还是这个结果。见下图：

xmar 发表于 2018-11-12 11:36
几nH电感还是这个结果。见下图：

你把可把负载电容改到50n看看第一个是不也不稳定？还有你这仿真如果在时域应该看step响应，看是不有振铃。在频域看增益频响是不有峰值。

jojo21 发表于 2018-11-12 13:01
你把可把负载电容改到50n看看第一个是不也不稳定？还有你这仿真如果在时域应该看step响应，看是不有振铃 ...

1.  把负载电容改到50n看看第一个还是稳定的，不过信号积分后输出波形变成三角波了。见下图：

2.  如何仿真时域的step响应？


3. 频域看增益频响是有峰值。有峰值就自激振荡？

xmar 发表于 2018-11-12 13:55
1.  把负载电容改到50n看看第一个还是稳定的，不过信号积分后输出波形变成三角波了。见下图：[/backcolor ...

Step就是阶跃波，用pulse信号源设置即可，不要用单音正玄信号源，单音/单频点的正玄波不能反映实际上情况。因为真实放大器电源开启过程含有丰富频率的噪声源，还有其他各种频率噪声或干扰，也可以是自激的来源，用单音正玄信号是不能模拟的。所以用step响应看才对，或者在频域看整个带宽才行。你频域增益有峰值说明相位域度不够要频率补偿。频域增益峰值，和时雨阶跃响应振铃，这些都可以用相位域度来量化。
这些具体大多讲运放的书上都有，可以查看运放稳定性/频率补偿相关章节，我就不复制了。

1 +15 ≈ 稳压器‖积分器

极点，就是 增益随着频率升高而开始下降 的转捩点，
Rf+Rg 的作用是「稳压」，但随着频率升高，「稳压器」会渐趋于开环，Cf 是「负反馈放大器」接法，它的反馈作用随频率升高而增强。

xmar 发表于 2018-11-12 13:55
1.  把负载电容改到50n看看第一个还是稳定的，不过信号积分后输出波形变成三角波了。见下图：[/backcolor ...

做工程都要留有余量margin的……刚好理论上不自激，只要相位裕度phase margin 大于0度，如1度就好，问题是元件误差，实际互连，其他各元件分布参数等误差，哪可能会和你的仿真模型一摸一样？做工程不是走钢丝啊。所以实际设计要留出多余的相位裕度，根据其他诸如增益峰值误差，时域响应时间，振铃过冲等等折中，比如常取的60度。增益峰值和振铃现象也是相位域度不够的表现而已。

hk6108 发表于 2018-11-12 20:36
极点，就是 增益随着频率升高而开始下降 的转捩点，
Rf+Rg 的作用是「稳压」，但随着频率升高，「稳压器」 ...

同是电容，同样由放大器的输出端出发，效果都是使高频增益下降，
但是，接地会减少相位余裕，接至 反相输入端 却会使 相位余裕 增加，
插入 Rx 后，CL 对放大器的羁绊程度大减，开环增益的损失减少，而负载的阻性成份因 Rx 的串入而增加，可使放大器输出的相移减少。

负反馈不管哪种，最稳定的地方都是取样点！
所以，虚地 是最稳定的，其次就是在 容性负载 处，在有限范围内，放大器的输出幅度会因容性负荷而 与频俱增，这情况其实在电网就有(发电站的输出会 与负荷俱增，以补偿输电线缆的压降)，
恒压源搭载理想电抗，是不会有电压相移的(电压始终跟电源同步，相移 90度 的是电流)，因放大器有内阻，才导致电阻跟电抗串联时，分压会有相移，反馈信息有相移就会改变 相频特性，
加上 Rx 后，阻性成份增加，容性负荷造成的相移减小，相位余裕问题得以抒缓，而放大器的输出会因 Cf 的干预而停止增长(避免饱和)，因挂载点不是虚地，当输出停止增长时，容性负载的压降就会随频率升高而下跌，相余多了，幅度小了，要自激就没那么轻易。

xmar 发表于 2018-11-12 13:55
1.  把负载电容改到50n看看第一个还是稳定的，不过信号积分后输出波形变成三角波了。见下图：[/backcolor ...

1、2、3都有明显的过冲和ringing，难保实际的电路不会震荡。4的波形很好。
1的波形符合1楼说的“运放开环输出电阻和负载电容形成极点，导致运放震荡”
1和2比，肉眼看不出区别。100nH的分布电感忽略不计。
2和3比，2的过冲稍小些，说明XMAR说的有些道理但不全对，电阻确实能减小阻尼但没有消除过冲和ringing，因为这个电阻的位置不对。
2和4比，4明显完全消除过冲和ringning，完全符合1楼说的“在输出端与负载电容CL之间串入一个小阻值的电阻，就能解决这个问题，防止运放震荡呢”，因为这个电阻的位置是正确的。