低抖动时钟发生器

各位大神好，我现在要设计一个时钟发生器链路，由10MHz晶振输出，经过一个时钟发生器或者合成器，输出62MHz时钟给高精度AD和FPGA作为时钟源（jitter指标要求小于2ps），但是在ADI和TI官网上找到的，要么是jitter指标不符合的，要么是封装太大（大于5mmx5mm），有没有使用类似设计的大神来推荐一下？谢谢了。