Altera Stratix3 LVDS IO

最近需要用stratix3 采集600Mhz DDR lvds信号

但是对IO还是不是很确定，看了handbook还是有些疑问，望各位指导下

1 True Differential I/O Standards指的是LVDS吗？或者可以说ANSI-644的lvds？
2 LVDS和serdes的关系是什么？
3 我是纯粹的想通过ADC时钟DCO去抓取约1200Mbps的AD输出数据，我是否只需将IO标准配置成LVDS就可以？
4 对于FPGA设计中，是否需要牵涉到Transmitter和Receiver？这个我疑惑了很久，因为怀疑是不是不用收发器，就不能满足600Mhz的速度？