如何用综合器将*.vhd文件变成电路图

看书时,有一个例子,讲的是对一个VHD文件进行综合,得到一个电路图,请问如何实现???文件如下:<br />LIBRARY&nbsp;IEEE;<br />USE&nbsp;IEEE.STD_LOGIC_1164.ALL;<br /><br />ENTITY&nbsp;COMP&nbsp;IS<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;PORT(<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;A,B&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;IN&nbsp;&nbsp;&nbsp;&nbsp;BIT;<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;OUT&nbsp;&nbsp;&nbsp;&nbsp;BIT&nbsp;&nbsp;);<br />END&nbsp;COMP;<br />ARCHITECTURE&nbsp;a&nbsp;OF&nbsp;COMP&nbsp;IS<br />&nbsp;&nbsp;&nbsp;&nbsp;<br />BEGIN<br />PROCESS(A,B)<br />BEGIN&nbsp;&nbsp;&nbsp;&nbsp;<br />if&nbsp;A&gtB&nbsp;then&nbsp;&nbsp;<br />&nbsp;&nbsp;&nbsp;y&lt='1'&nbsp;;<br />elsIF&nbsp;A&ltB&nbsp;THEN&nbsp;y&lt='0';<br />end&nbsp;if;<br />END&nbsp;PROCESS;<br />END&nbsp;a;

  

  

先谢楼上各位。<br />我安装了synplify（3。0）.可是不知为什么synplify中的hdl&nbsp;analyst下的个功能（子菜单）打不开？<br />