数字滤波器模块

一些PSoC提供了专用的硬件加速器模块用于数字滤波。

数字滤波器模块（Digital Filter Block，DFB）有一个专用的乘法器和累加器在一个时钟周期内计算24x24位的乘法和48位的累加算法

直接将直接形式的有限脉冲响应滤波器（Finite Impulse Response，FIR），因此一个时钟就可以计算一个FIR结果。

MCU也能实现这个模块的功能，但是速度要慢，并且会消耗MCU的带宽。

用专用硬件实现滤波器是靠数据流推动的，而使用MCU实现滤波器是靠程序计数器PC推动的，所以硬件实现要比MCU实现要快很多

实现MCU串行处理和专用硬件并行处理的完美结合。

两个数据流通道；

两个使用模型用于流和块操作；

一个中断和两个DMA请求通道；

三个信号量位用于和系统软件进行交互；

用于输入和输出的数据对齐选项；

DFB是一个24位定点的，可编程的有限范围的DSP引擎。

DFB支持最多两个数据流通道，在这个通道上本地保存着编程指令，历史数据和滤波器系数。

接收到的来自其它通道和模块（通过PHUB接口）的周期性采样。

系统软件能加载采样值和系数数据从/到DFB数据存储器，和/或者在块模式下重新编程不同的操作。

允许多通道处理和实现比本地存储器所支持的更高阶数的滤波器。

模块提供软件可配的软件中断（DFB_INTR_CTRL）和两个DMA通道请求（DFB_DMA_CTRL）。

        数据的移动由DMA控制器控制，但也可以由CPU直接移动。

软件可用三个信号量与DFB代码（DFB_SEMA）进行交互。