CPLD的方波输出

CPLD的输入频率为10MHz,DSP到CPLD的XWE信号为80KHz.XRW为80KHz,XRD为460KHz,DSP的XREADY配置为异步采样，那么我在CPLD内部该怎么处理，才能输出一个大约是330KHz的XREADY信号，

DSP输出给CPLD的通过10M采样  判断沿或电平信号进行判断
输出给DSP我觉得也是通过10M  经判断的条件输出相关信号

附件为DSP外扩CPLD的译码程序  供参考

zhangmangui 发表于 2020-1-23 18:12
附件为DSP外扩CPLD的译码程序  供参考

我这边DSP的地址线，连接到CPLD的只有XA0~XA12这13根，也就是说CPLD译码的地址线只有这个13根,因为DSP配置为16位模式，所以XA0是最显著的地址线，我用XA0,XA1,XA2利用73ls138的译码原理，其他的XA3~XA12通过IPM_CONSTANT经过或非门作为译码的使能信号

DSP控制外设CPLD时   根据你的硬件译码设计   只要那些地址能够让CPLD译出地址 同时唯一获取数据总线
就可以了   根据硬件设计选择可操作的地址范围

zhangmangui 发表于 2020-1-25 18:47
DSP控制外设CPLD时   根据你的硬件译码设计   只要那些地址能够让CPLD译出地址 同时唯一获取数据总线
就可 ...

能在说明一下，所谓的“根据硬件设计选择可操作的地址范围”，这个，可操作的地址范围，是不是CPLD译码出来的，然后我选择，这个地址代表什么，就让他去获取数据总线上这个地址所对应的数据？而且，DSP还有给CPLD的读写信号啊，且配置了XREADY为异步采样

2287312853 发表于 2020-2-2 21:44
能在说明一下，所谓的“根据硬件设计选择可操作的地址范围”，这个，可操作的地址范围，是不是CPLD译码出 ...

不是  比如地址大了就会有高位的地址位置高  根据这个地址的置高片选其中一个外设