学习：如何利用电容式数字隔离器进行设计

引言
使用和设计电子设备方面层出不穷的各种安全规定，使得在几乎所有数据采集和数据传输系统中使用电隔离器成为必需。避免控制系统低压电路在电场中遭受潜在传感器和传动器组件危险高压损害的一种方法就是使用数字隔离器。
为了让隔离系统设计变得更加轻松，本文不但描述了电容式数字隔离器的基本功能，介绍了其在信号通路中的安装，而且还提供了一些成功电路板设计的重要建议。
基本功能
图 1 显示了一个电容式数字隔离器的简化结构图，该电容式数字隔离器由一个高速信号路径和一个低速信号路径组成。高速路径（蓝色部分）传输 100 kbps 至 150 Mbps 的信号，而低速路径（橙色部分）则传输 100 kbps 以下至 dc 的信号。

图 1 电容式数字隔离器的简化结构图
蓝色部分所示路径中处理的高速信号被电容式隔离层区分为多个快速瞬态。随后的触发器 (FF) 将这些瞬态转换成在波形和相位方面均与输入信号一致的脉冲。内部看门狗定时器 (WD) 检查 高速信号边缘的定期出现。在低频输入信号情况下，连续信号边缘之间的持续时间会超出看门狗定时器窗口。这样便迫使看门狗定时器将输出开关位置从高速路径（位置 1）改变为低速路径（位置 2）。
低速路径比高速路径多出几个功能元件。因为低频输入信号要求隔离层禁止呈现大电容，所以输入信号被用于对一个内部振荡器 (OSC) 的载波频率进行脉宽调制(PWM)。这就构成了一个非常高的频率，能够通过该电容层。由于输入得到了调制，因此必须要使用低通滤波器 (LPF) 在实际数据传输至输出端前去除其中的高频载波。
在信号链中的安装
数字隔离器分为单通道、双通道、三通道及四通道器件，以实现双向和单向运行，具有如下共有特性：
- 不符合任何特定接口标准 - 使用 3V/5V 逻辑开关技术 - 专为电隔离数字、单端 (SE) 数据线而设计 最后一点似乎为一种设计限制，然而图 2 显示了如何对多种接口进行隔离，其中包括低压 SPI、高压 RS232、差动 USB 和差动 CAN/RS485。
但是，所有接口都必须在隔离接口的单端 3V/5V 部分中安装数字隔离器。

图 2 数字隔离器必须安装在隔离接口的单端部分中
由于数字隔离器都具有 1 到 2ns 的升降时间，因此它们在长信号线迹的情况下往往易于出现信号反射，其特性阻抗与隔离器输出的源阻抗不匹配。因此，我们建议在其相应数据接收装置和数据源（例如：控制器、驱动器、接收机和收发器等）附近安装一个隔离器。在无法这样做的设计中，必须使用受控的阻抗传输线。
PCB 设计指南
就数字电路板而言，要使用标准 FR-4 环氧玻璃作为 PCB 材料，这是由于相比一些廉价材料其不但符合 UL94-V0 要求，而且还拥有更少的高频介电损耗、更低的吸水性、更大的强度和硬度以及更高的阻燃特性。
要完成一个低 EMI的PCB 设计，建议以下列顺序从上到下堆栈至少四层（请参见图 3）：高速信号层、接地层、电源层以及低频信号层。

图 3 建议四层堆栈
在顶层布排高速迹线可互联隔离器及其相应驱动器。迹线不能过长，并避免使用过孔，以此来保证迹线电感最低。
紧接着高速信号层放置一个固态接地层，以保证接地层和信号迹线之间存在强大的电气耦合。这样便建立起传输线互联的受控阻抗，同时也极大地减少了电磁干扰 (EMI)。最终，固态接地层为回流提供了一个非常好的低电感路径。
将电源层置于接地层下面。这两个参考层构成了一个大约为 100pF/in2 的附加高频旁路电容器。
在底层布排低速控制信号。这些信号链路拥有足够的余量来承受过孔引起的中断，从而实现了更大的灵活性。
受控阻抗传输线是特性阻抗 Z0 始终受控于其几何特性的迹线。迹线长度大于 15mm（tr = 1ns）和 30mm （tr = 2ns）时，迹线阻抗必须要与隔离器输出阻抗 Z0 ~ rO 匹配（如图 4 所示）以最小化信号反射。这被称为源阻抗匹配。

图 4 源阻抗匹配：Z0 ~ rO
一个隔离器的动态输出阻抗 r0 可以通过隔离器产品说明书中列举的近似电压-电流输出特性线性部分得到。一般来说，标准输出阻抗大约为 70Ω。因此，对一条标准的 2 盎司镀铜迹线和一条 4.5 的 FR-4 电介质而言，接地层上 8mm 宽、10mm 长的迹线几何形状会产生 70Ω 的规定特性阻抗。
布线指南
建议遵循下列几条主要的布线原则，以保持信号完整性和低 EMI。
为了将串扰降至 10% 以下，需保持信号迹线为迹线至接地高度的三倍（d = 3h）。信号迹线下的回流密度遵循 1/ [1+(d/h)2] 函数，因此其在 d > 3h 点上的密度会非常低，从而避免邻近迹线中出现较大的串扰（请参见图 5）。

图 5 利用 d = 3h 来最小化串扰
使用 45o迹线弯曲（或者斜角）而非 90o 弯曲，可保持有效的迹线阻抗并避免信号反射。
为了实现在噪声环境下的工作，将隔离器的闲置启动输入通过一个电阻器（1 kΩ 到 10 kΩ）连接到合适的参考层。将高电平有效、高启动输入连接到电源层，同时将低电平有效输入连接至接地层。
过孔电感增加信号路径电感时，避免各层随快速信号迹线改变。
在隔离器与周围电路之间使用较短的迹线长度可避免噪声拾取。数字隔离器通常会带有隔离式 DC-DC 转换器，后者提供了跨越隔离层的电源。由于隔离器的单端传输信号对噪声拾取过于敏感，因此邻近 DC/DC 转换器的开关噪声可以很容易被长信号迹线拾取。
靠近电源（例如：稳压器）或在电源进入 PCB 的地方安装大容量电容（即 10 μF）。
通过将电容的电源端直接连接至器件的电源端、然后经过孔连至 Vcc 层，在器件上安装小容量的 0.1 μF 或 0.01 μF 旁路电容。经数个过孔将电容接地端连接至接地层（请参见图6）。
将多个过孔用于连接旁路电容和其他保护器件（例如：瞬态电压抑制器和齐纳二极管）的，以最小化接地连接的过孔电感。

图 6 将旁路电容直接连接至 Vcc 终端
总结
尽管关于 PCB 设计的资料有很多，但本文主要提供一些涉及数字隔离器电路板设计的建议。遵循这些建议将有助于在最短的时间内完成一个符合 EMC 标准要求的电路板设计。
参考文献

• 《高速数字设计——黑魔书》，作者：Johnson, Howard W. 和 Graham Martin， Prentice Hall 出版，1993 年版；ISBN 0-13-395724-1。
• 《电子系统中的降噪技术——第二版》，作者：Henry W. Ott，John Wiley & Sons 公司出版，1988 年版，ISBN#：0-471-85068-3。
• 《去除印刷电路板电源/接地层去耦的神秘色彩》作者：Archambeault, Bruce 博士，2001 年版。
• 《数字隔离器设计指南(slla284)》，德州仪器，2008：http://focus.ti.com/general/docs/techdocsabstract.tsp?abstractName=slla284。

作者简介
Thomas Kugelstadt 现任 TI 高级系统工程师，主要负责新型高性能模拟产品的定义以及用于检测和调节工业系统中低电平模拟信号的完整系统解决方案的开发工作。在** TI 的 18 年里，他曾被派往欧洲、亚洲以及美国担任不同的国际应用职位。Thomas 自法兰克福应用科技大学 (Frankfurt University of Applied Science) 毕业后，就成为一名见习工程师 (Graduate Engineer)。如欲联系作者，请发送邮件至 ti_thomaskugelstadt@list.ti.com。

不是很懂，有点深奥，多谢楼主了

感觉太专业了呢

支持下

多谢楼主分享，需要仔细研读

感觉很深奥呢

作者很牛呀

1# gangwa258123456