21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › CPLD内一信号输出分两个脚输出波形?
返回列表 发新帖

[CPLD] CPLD内一信号输出分两个脚输出波形?

[复制链接]
 楼主| sibaidong 发表于 2007-4-9 21:47 | 显示全部楼层 |阅读模式
CPLD, 信号, 输出波形, 布线, I/O
&nbsp;&nbsp;&nbsp;&nbsp;没用过CPLD，求教：<br />　　用EPM7128S　15ns延时的CPLD在其内发生一信号，出于布线考虑，想分两个I/O输出，但不知道它们输出时波形是否同步，最大时差可能是多少？<br />
回复

举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

sibaidong

38

主题

342

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部