刚玩verilog编程，写条最简单的程序，却出现错误

LOOK～～请教<br />

  

但不知&nbsp;何叫顶层实体？<br />一向玩FPGA&nbsp;都是用&nbsp;画图的方式<br />玩了玩verilog，还真不知步骤，请指教<br />我的步骤是。。建项目，，建verilog文件，编程，编译，，出错<br />

你可能这个实验叫ABC&nbsp;&nbsp;其中三个文件A，B，C&nbsp;&nbsp;其中A和B是用语言写的然后生成的模块&nbsp;&nbsp;C是原理图把A和B连起来&nbsp;&nbsp;这样C就是顶层实体&nbsp;&nbsp;一般顶层实体的名字要和工程的名字相同

继续实验实验

  

  

顶层文件就是，你的&nbsp;最上层模块，一般和你的工程名字一致。