21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › CPLD外围电路设计时可以没有晶振吗？
返回列表 发新帖我要提问

[CPLD] CPLD外围电路设计时可以没有晶振吗？

[复制链接]
 楼主| 不爱说话 发表于 2007-11-21 14:01 | 显示全部楼层 |阅读模式
CPLD, 晶振, 外围电路设计, XC9500
我们现在使用XC9500XL的CPLD在设计中，其实只用它做简单的逻辑转换，是否也需要连接晶振呢？
回复 赏

举报

相关帖子
王紫豪 发表于 2007-11-21 15:31 | 显示全部楼层

不需要

  
回复 赏

举报

 楼主| 不爱说话 发表于 2007-11-21 15:40 | 显示全部楼层

thanks

  
回复 赏

举报

xwj 发表于 2007-11-21 15:44 | 显示全部楼层

不是时序电路当然可以不要啦

  
回复 赏

举报

 楼主| 不爱说话 发表于 2007-11-23 09:54 | 显示全部楼层

还有一个问题

如果我想得到0-5V&nbsp;COMS/TTL输出的话需要使用5V的CPLD（例如XC9500系列），<br />3.3V的CPLD（XC9500XL）产生不了5V的TTL/CMOS输出电平，虽然它可以承受5V的输入。<br />是这个道理吧。
回复 赏

举报

wu_jin_liang 发表于 2015-7-26 14:30 | 显示全部楼层
不需要的
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

不爱说话

115

主题

886

帖子

34

粉丝
快速回复 在线客服 返回列表 返回顶部