actel编译器报错,altera的正常

[复制链接]
 楼主| wangkj 发表于 2009-6-3 10:46 | 显示全部楼层 |阅读模式
reg[15:0]&nbsp;pixcel_buf[15:0];//16*16&nbsp;bit&nbsp;refresh&nbsp;tft&nbsp;screen&nbsp;data&nbsp;buffer<br /><br />Error:&nbsp;NETLIST:001&nbsp;Behavioral&nbsp;HDL&nbsp;is&nbsp;not&nbsp;supported.&nbsp;Module&nbsp;vga&nbsp;has&nbsp;behavioral&nbsp;code&nbsp;in&nbsp;FILE&nbsp;E:vga_lcdmini2440verilogVGAh<br /><br />这可是&nbsp;verilog的标准语法啊。<br /><br />altera就没问题。
 楼主| wangkj 发表于 2009-6-3 17:14 | 显示全部楼层

是软件安装问题,重新安装后正常

是软件安装问题,重新安装后正常
patrick007 发表于 2009-6-3 21:47 | 显示全部楼层

re

重装,重启有时候还真是法宝。:)<br /><br />
Fourier00 发表于 2009-6-4 21:43 | 显示全部楼层

reg[15:0] pixcel_buf[15:0]

reg[15:0]&nbsp;pixcel_buf[15:0]<br />老王这个是rtl代码还是仿真代码啊?
wujing198 发表于 2009-6-4 23:15 | 显示全部楼层

可综合的

不然Altera的还不报错?标准的16*16存储单元描述方式。
Fourier00 发表于 2009-6-20 19:05 | 显示全部楼层

明显的软件写法

明显的软件写法&nbsp;&nbsp;,不知道会给综合成ram还是寄存器
钻研的鱼 发表于 2009-6-23 08:22 | 显示全部楼层

xilinx 的一些源码里面也有这种写法

两维数组一般用于存贮器里
beinghu 发表于 2009-7-18 22:16 | 显示全部楼层

这是verilog2001的语法吧

缺省的是95版语法,你得告诉它你用2001。
lianshumou 发表于 2009-11-30 15:35 | 显示全部楼层
1# wangkj


你有描述有问题,通常的描述是 reg[15:0] pixcel_buf[0:15];//
tear086 发表于 2011-11-10 11:16 | 显示全部楼层
9# lianshumou
Quartus II 大端小端都支持的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

581

主题

9976

帖子

24

粉丝
快速回复 在线客服 返回列表 返回顶部