21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › capture CIS 原理图问题
返回列表 发新帖我要提问

[Allegro] capture CIS 原理图问题

[复制链接]
 楼主| qooo71890800 发表于 2014-3-6 12:55 | 显示全部楼层 |阅读模式
CAPTURE, 原理图, cis, AC, ck
原理图库
1.为什么在生成异质封装时，在 Tools/Annotate，要把 {POWER_GROUND}改为{package}，直接在后面加入 package 属性不行吗？POWER_GROUND指什么属性。


2. 为什么将原理图手动改位号时，位号下面会多一横线，怎样删除？
   

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复 赏

举报

相关帖子
siyida 发表于 2014-3-7 11:40 | 显示全部楼层
在[allegro] capture CIS里，最好不要这样做，请找相关视频学习一下
回复 赏

举报

 楼主| qooo71890800 发表于 2014-3-7 17:53 | 显示全部楼层
不要这样做的意思是针对哪个动作？我是学于博士视频的啊，请指教。
回复 赏

举报

pcbkey 发表于 2015-2-6 15:35 | 显示全部楼层
支持一下
回复 赏

举报

lifevast01 发表于 2016-5-25 14:11 | 显示全部楼层
楼主，你好，位号下面多一条横线我也遇到了，你是怎么解决的？
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

qooo71890800

22

主题

64

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部