关于FPGA的OCT(片上终端电阻)，请教

用Cyclone IV FPGA做LVDS的接收器，如下图


如果使用OCT的话，是不是可以将红圈中的外部电阻去掉

如果启用OCT，需要在RUP和RDN上接两个电阻

假设我用OCT，省掉外部电阻，想等效上面那个电路的话，RUP和RDN的电阻应如何取值？

还有，在quartus中如何设置？

网上看到说在assignment editor的io standard 里选择OCT I/O standards，但我找了下没有找到

ALTOCT也是灰色的，不知道cyclone IV的这个OCT是如何使用的

有没有哪位朋友知道，烦请指点一下

谢谢

随着器件开关速度的提高，信号完整性问题变得越来越关键。 Stratix�0�3  III FPGA 提供高级片内匹配 (OCT) 技术来进一步提高信号完整性，简化印刷电路板(PCB)设计。

• 创新的动态控制片内匹配(动态OCT)
• 所有I/O块支持OCT
• 支持串行、并行和差分OCT
• 全新的数字自动校准电路
  

表 1. 动态 OCT 的优点
优点	说明
降低功耗	与传统的匹配方式相比，动态 OCT 消除了总线上的恒定直流供电，大大降低了功耗。
提高信号完整性	动态 OCT 在双向总线上提供合适的线路终端和阻抗匹配，防止了传输线反射。
简化电路板设计	动态 OCT 不需要板上匹配电阻，简化了 PCB 布板。
降低成本	采用动态 OCT ，电路板需要的电阻数量减少，减少了走线和面积。缩短布板时间和 PCB 元件数量可以降低系统总成本。
提高系统可靠性	由于动态 OCT 减少了 PCB 上的元件数量，因此，系统可靠性得到了提高。

动态OCTStratix III FPGA 是第一款也是唯一一款提供动态OCT的 FPGA 。动态 OCT 支持串联终端 (R S ) 和并联终端 (R T ) 在数据传送期间能够动态地打开或者关闭。当 Stratix III FPGA 使用 DDR 存储器等外部存储器接口时，这一特性非常有用。
串联和并联终端根据接口的读写周期打开或者关闭。在写周期中， R S 打开， R T 关闭，以匹配线路阻抗。在读周期中， R S 关闭， R T 打开， Stratix III FPGA 采用总线远端匹配。请参考图 1 。
图 1. 存储器接口动态 OCT

数字校准电路Stratix III FPGA I/O 所有引脚中新的数字校准电路使您能够精确控制 OCT 电阻的阻抗值。

• 所有 I/O 块支持自动校准 OCT
• 补偿由于温度和电压波动造成的阻抗变化
• 为串联和并联 OCT 提供精确的阻抗控制
• 在器件工作期间，通过用户控制信号使能校准功能，也可以在器件配置期间，进行默认设置。
• 电路板需要上拉 / 下拉外部电阻作为参考
  

串联匹配Stratix III FPGA 支持 LVTTL 、 LVCMOS 和 SSTL 单端 I/O 标准的片内串联匹配。输出信号提供 OCT ，匹配传输线阻抗，通常为 25�6�8 或者 50�6�8 。您可以在多种普通应用中使用这种匹配，实现和 DDRSRAM 存储器等外部存储器的接口。 Stratix III FPGA 串联匹配支持动态 OCT ，适用于双向接口 ( 参见图 2) 。
图 2. Stratix III 片内串联匹配
并联匹配Stratix III FPGA 支持片内并联匹配。并联匹配适合于 HSTL 和 SSTL 等 I/O 标准外部存储器接口应用。 Stratix III FPGA 并联匹配支持动态 OCT ，适用于双向接口 ( 参见图 3) 。
图 3. Stratix III 片内并联匹配

差分匹配Stratix III FPGA 支持 LVDS 等高速差分信号的输入片内差分匹配 ( 参见图 4) 。
图 4. 片内差分匹配

除了 OCT 以外， Stratix III FPGA 还支持外部匹配方案，如表 2 所示。

表 2. 支持的匹配方案
匹配类型	片内	外部
串联
并联
差分

多谢版主，OCT原理解释得很到位

cyclone也支持Rs的OCT

只是不知道如何使用这个功能

很多芯片手册里面说内部包含端接电阻，但是建议保留外部端接电阻的位置（我说的是差分线端接）。我觉得你也可以借鉴这个方式做预留。

版主回答的图片全都刷不出来了呢。。。。