关于testbench里面添加仿真模型的问题

大家好，我最近在学习使用DDR3的IP核，是用ISE生成的。在论坛上看到一个教程，按照他的做法，使用自动生成的example design文件夹里的rtl和user design文件夹里的rtl的代码建立了一个工程，并且对example_top.v文件做了修改，添加了一个自己写的输入信号控制器。但是仿真的时候要求连接DDR3模型，我想请问各位大神，这个DDR3模型是指的在example design/sim里面的ddr3_model么？如何在testbench中添加呢？求各位大神不吝赐教

有没有谁也在做这个的，愿意交流一下么？QQ：437113277