电子工程师互动问答-21ic电子网技术论坛

21ic问答首页 - TAG - PGA

zhj11

FPGA关于verilog语言小数的计算问题？

[color=#121212][backcolor=rgb(255, 255, 255)][font=-apple-system, BlinkMacSystemFont, "][size=15px]verilog语言中怎么定义0.1小数，进行运算。比如实现7*0.1，得到0.7结果。实现这个过程，有具体程序能参考的嘛，感谢感谢！！[/size][/font][/backcolor][/color]

国产芯片 FPGA verilog PGA

1290浏览量 1回复量关注量
SKT木鱼

10套FPGA视频教程解压密码？

求助！如题，有哪位大佬知道它的解压密码为多少，感谢大佬答复

FPGA PGA 视频教程

5072浏览量 1回复量关注量
piscesfate

请教使用IP核的latency问题

[i=s] 本帖最后由 piscesfate 于 2021-6-19 12:55 编辑 [/i] 本人FPGA小白一枚，最近使用到FPGA的IP核遇到一个问题。比如说：某个IP，用于计算sin函数，使用了流水线机制，所有从输入到输出需要20个时钟周期的延时。另外，还有一个IP，从输入到输出需要1个时钟周期。最后，把两个的输出相加得到结果。 [attach]1696836[/attach] 因为两个IP从输入到输出的延迟并不是一致的，所以当第二个IP结果已经出来但是第一个IP还在运行过程中时，整个框图的输出是错误的，只有当20个时钟周期结束，输出才是正确的。我知道实际设计中肯定不是这么做的，我想到的处理方法是： 1.两个IP核都可以选择输出ready信号，所有可以等两个都ready之后才进行加法操作。 2.在第二个IP上加19个时钟的延时，这样两个IP的输出就同步了。我不知道更加常规或者规范的做法什么，我觉得这个问题应该是大家平时设计时候经常会遇到的问题，毕竟不可能什么操作都在一个时钟周期内做完。

ip核 TE 时钟 FPGA PGA AD

4435浏览量 1回复量关注量
hhhxxxH

C6678与FPGA之间通信 sos

C6678与FPGA之间通信用什么通信较好有没有案例最好有代码，本人小白需要代码看看

FPGA PGA 通信代码

1247浏览量 0回复量关注量
xuwein

请问可以发FPGA的招聘信息吗

请问可以发FPGA的招聘信息吗

FPGA PGA

942浏览量 2回复量关注量
diuzi258

什么是FPGA

什么是FPGA

FPGA PGA

726浏览量 1回复量关注量
huaquan236

FPGA在汽车电子中的应用有哪些

FPGA在汽车电子中的应用有哪些

FPGA PGA 汽车汽车电子电子

1351浏览量 1回复量关注量
manhuawang

FPGA设计的功耗都有什么

FPGA设计的功耗都有什么

FPGA FPGA设计 PGA pga设计

985浏览量 1回复量关注量
马飞飞飞飞

有没有给介绍一下FPGA芯片结构的啊

有没有给介绍一下FPGA芯片结构的啊

FPGA FPGA芯片 PGA 芯片

808浏览量 2回复量关注量
hwj66

FPGA为什么可以帮助CPU加速

FPGA为什么可以帮助CPU加速

CPU FPGA PGA

1098浏览量 7回复量关注量
仙儿呀

FPGA与单片机的区别是啥

FPGA与单片机的区别是啥

FPGA PGA 单片机

831浏览量 1回复量关注量