21ic问答首页 - FPGA设计的功耗都有什么
相关问题
- FPGA与LoRa模块串口通信问题0 回答
- modelsim仿真问题7 回答
- 关于modelsim的仿真问题。0 回答
- 现在有哪些型号的FPGA需求量大,但是国内没有能替代的?0 回答
- vivado配置modelsim0 回答
- vdma信号异常2 回答
- wm8978问题0 回答
- FPGA与GPU的区别是什么?3 回答
- dfx_controller_v1_0::format_bin_for_icap使用异常0 回答
- GD32F450与fpga的接口0 回答
赞0
芯片静态功耗:FPGA在上电后还未配置时,主要由晶体管的泄露电流所消耗的功耗
设计静态功耗:当FPGA配置完成后,当设计还未启动时,需要维持I/O的静态电流,时钟管理和其它部分电路的静态功耗
设计动态功耗:FPGA内设计正常启动后,设计的功耗;这部分功耗的多少主要取决于芯片所用电平,以及FPGA内部逻辑和布线资源的占用
显而易见,前两部分的功耗取决于FPGA芯片及硬件设计本身,很难有较大的改善。可以优化是第3部分功耗:设计动态功耗,而且这部分功耗占总功耗的90%左右,因此所以降低设计动态功耗是降低整个系统功耗的关键因素。
评论
2021-01-15
您需要登录后才可以回复 登录 | 注册