汇集网友智慧，解决技术难题
D触发器 触发 触发器 异步 计数器
赞1
评论
2020-12-16
赞2
UpDownCounter.jpg (32.82 KB )
下载附件
2020-12-15 01:08 上传
UpKarnaugh.jpg (237.78 KB )
2020-12-15 01:12 上传
DownKarnaugh.jpg (239.15 KB )
2020-12-15 01:14 上传
Function.jpg (60.35 KB )
2020-12-15 01:16 上传
Schematic.jpg (365.13 KB )
2020-12-15 01:17 上传
UpChart.jpg (97.64 KB )
2020-12-15 01:18 上传
DownChart.jpg (96.52 KB )
2020-12-15 01:19 上传
2020-12-15
赞0
2020-12-12
2020-12-11
yj96923 发表于 2020-12-11 22:18 谢谢答复 这边主要是想类似图片上用纯逻辑搭的 目前可以0-3计数 在往上+1个bit实现0-7计数不知道怎么弄 ...
king5555 发表于 2020-12-11 22:08 CD40192、40193。 旋转编码器，还得CD4070 NXOR，控制成上下数，顺时钟上数，逆吋钟下数。 ...
点击图片添加到编辑器内容中
点击文件名将附件添加到文章中
提交
tyw
315个答案
天意无罪
284个答案
xch
203个答案
jjjyufan
197个答案
coody
183个答案
LcwSwust
136个答案
chunyang
135个答案
呐咯密密
108个答案
问答
求助 
赞1
评论
2020-12-16
赞2
UpDownCounter.jpg (32.82 KB )
下载附件
2020-12-15 01:08 上传
输入：
CLK - 时钟
DIR - 计数方向，1 ：递增；0 ：递减
输出：
Q3 (MSB), Q2, Q1, Q0 (LSB)
递增计数的真值表和对应的卡诺图：
UpKarnaugh.jpg (237.78 KB )
下载附件
2020-12-15 01:12 上传
递减计数的真值表和对应的卡诺图：
DownKarnaugh.jpg (239.15 KB )
下载附件
2020-12-15 01:14 上传
根据卡诺图得到的函数：
Function.jpg (60.35 KB )
下载附件
2020-12-15 01:16 上传
电路图：
Schematic.jpg (365.13 KB )
下载附件
2020-12-15 01:17 上传
递增计数波形图：
UpChart.jpg (97.64 KB )
下载附件
2020-12-15 01:18 上传
递减计数波形图：
DownChart.jpg (96.52 KB )
下载附件
2020-12-15 01:19 上传
评论
2020-12-15
赞0
先用verilog或VHDL编写逻辑语句，编译通过后，查看编译器自动生成的硬件原理图……
评论
2020-12-12
赞0
评论
2020-12-12
赞0
我纳闷了，你会异步不会同步计数器设计？
异步的电路设计是比同步麻烦的
像设计一个同步时序电路，确定设定几进制的计数器，画出状态转换图，作出现态和次态、激励信号的转换表
建立状态方程，卡诺图化简就出来了
这些都是数字电路最基础的了，现在都是基于verilog设计，分分钟搞定了这个，当然这个是学习的基础
评论
2020-12-12
@戈卫东 ： 异步比同步电路多了时钟驱动方程，同步电路都是基于同一CP脉冲，逻辑结构清晰些，分析和设计起来都要容易些；你说的那个情况是比较简单的器异步时钟驱动了，有些异步时钟驱动搞很多输出的状态组合送给下一级的触发器。
他异步是用前一个D触发器的输出作为后一个的时钟，就很简单。。
赞0
时序电路设计，供参考：
评论
2020-12-11
赞0
二进制可以用AND逻辑产生进位信号。
评论
2020-12-11
赞0
三极管和电阻参数不用在意 因为仿真没有反相器 只是为了实现反相器功能
评论
2020-12-11
赞0
谢谢答复 这边主要是想类似图片上用纯逻辑搭的 目前可以0-3计数 在往上+1个bit实现0-7计数不知道怎么弄
评论
2020-12-11
您需要登录后才可以回复 登录 | 注册