硬件架构是用CPLD做的,没有办法,手中的CPLD容量太小,也只能做到这个效果了。 LCD设计是800×600 ,60HZ,这样算来需要用到40MHZ的频率,可没有怎么办呢,于是想到了ARM,可手里只有LPC2148,最高跑到60MHZ,PWM后最高就是60MHZ了,没有办法那就给ARM CPU超频吧,上到80MHZ,一跑,没有一点问题,于是又上到100MHZ,这就不行了,频率出现了不稳定现象,估计是已经超过锁相环的极限了。80MHZ刚好做到40MHZ的频率提供给CPLD ,时钟有了,下面就是设计电路了,一开始到网上找了很多资料,搞了一天,什么结果也没有,最后还是自已动手,用示波器监控PC机的VGA接口输出信号,发现网上的资料和现实中的都不一样,不知是怎么回事。就这样又搞了一 天终于出来了。也说了这么多,大家也看了,可能也没有什么帮助。下面就来点对大家有帮助的东西吧。可要看好了呀。 |