[Actel FPGA] 请问全局时钟引脚的用法

[复制链接]
4082|14
 楼主| yoyowodeai 发表于 2009-12-16 13:13 | 显示全部楼层 |阅读模式
请高手解答一下全局时钟(GLOBALS)引脚的用法,谢谢拉。
love_life 发表于 2009-12-16 13:35 | 显示全部楼层
这个datasheet上不是有吗?
llljh 发表于 2009-12-16 21:29 | 显示全部楼层
datasheet是王道啊
linhai1986 发表于 2009-12-17 12:45 | 显示全部楼层
S3C2440 发表于 2009-12-17 13:12 | 显示全部楼层
Each MAX II device has four dual-purpose dedicated clock pins (GCLK[3..0], two
pins on the left side and two pins on the right side) that drive the global clock network
for clocking, as shown in Figure2–13. These four pins can also be used as general-
purpose I/O if they are not used to drive the global clock network.
---------------------
以上是datasheet里的东东,
难道说我使用了GCLK0作时钟输入,所以其他全局时钟口都不能用了吗??
最后的"if they are not used to drive the global clock network"
是说某GCLK "not used to drive the global clock network" 就可以作IO,
还是说当有一个GCLK "used to drive the global clock network"  时,其他都不可以作IO??

我仍然觉得是编译时的设置问题,Quartus的设置问题.
6019实验室 发表于 2009-12-17 13:33 | 显示全部楼层
全局时钟不能作为输出,只能作为输入,应该是这个问题。
beny5566 发表于 2009-12-17 20:09 | 显示全部楼层
全局时钟是专用的时钟输入引脚,
与内部锁相环以及全局时钟树相连,
当然你也可以把它配置成一般的IO,
这些都是没问题的。
lobby 发表于 2009-12-17 20:23 | 显示全部楼层
全局时钟不能作为输出,只能作为输入,应该是这个问题。
6019实验室 发表于 2009-12-17 13:33

只能作为输入
易达口香糖 发表于 2009-12-17 21:33 | 显示全部楼层
常识性问题啊
xiaoxin1986 发表于 2009-12-18 12:28 | 显示全部楼层
学习了
思行合一 发表于 2009-12-18 21:12 | 显示全部楼层
领教了,看来datasheet真的得好好研究
 楼主| yoyowodeai 发表于 2010-2-25 01:17 | 显示全部楼层
已经解决!谢谢大家!
米其林r 发表于 2010-3-13 23:31 | 显示全部楼层
学习了,datasheet真是得好好研究呀
六楼的窗户 发表于 2010-3-20 23:28 | 显示全部楼层
学习了
xzz88 发表于 2010-4-10 14:23 | 显示全部楼层
到底能不能够 将 某些脚用作global clock input 而另外一些用作普通IO pin 呢???
您需要登录后才可以回帖 登录 | 注册

本版积分规则

191

主题

1265

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部