打印
[Actel FPGA]

请问全局时钟引脚的用法

[复制链接]
2777|14
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yoyowodeai|  楼主 | 2009-12-16 13:13 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
love_life| | 2009-12-16 13:35 | 只看该作者
这个datasheet上不是有吗?

使用特权

评论回复
板凳
llljh| | 2009-12-16 21:29 | 只看该作者
datasheet是王道啊

使用特权

评论回复
地板
linhai1986| | 2009-12-17 12:45 | 只看该作者
路过

使用特权

评论回复
5
S3C2440| | 2009-12-17 13:12 | 只看该作者
Each MAX II device has four dual-purpose dedicated clock pins (GCLK[3..0], two
pins on the left side and two pins on the right side) that drive the global clock network
for clocking, as shown in Figure2–13. These four pins can also be used as general-
purpose I/O if they are not used to drive the global clock network.
---------------------
以上是datasheet里的东东,
难道说我使用了GCLK0作时钟输入,所以其他全局时钟口都不能用了吗??
最后的"if they are not used to drive the global clock network"
是说某GCLK "not used to drive the global clock network" 就可以作IO,
还是说当有一个GCLK "used to drive the global clock network"  时,其他都不可以作IO??

我仍然觉得是编译时的设置问题,Quartus的设置问题.

使用特权

评论回复
6
6019实验室| | 2009-12-17 13:33 | 只看该作者
全局时钟不能作为输出,只能作为输入,应该是这个问题。

使用特权

评论回复
7
beny5566| | 2009-12-17 20:09 | 只看该作者
全局时钟是专用的时钟输入引脚,
与内部锁相环以及全局时钟树相连,
当然你也可以把它配置成一般的IO,
这些都是没问题的。

使用特权

评论回复
8
lobby| | 2009-12-17 20:23 | 只看该作者
全局时钟不能作为输出,只能作为输入,应该是这个问题。
6019实验室 发表于 2009-12-17 13:33

只能作为输入

使用特权

评论回复
9
易达口香糖| | 2009-12-17 21:33 | 只看该作者
常识性问题啊

使用特权

评论回复
10
xiaoxin1986| | 2009-12-18 12:28 | 只看该作者
学习了

使用特权

评论回复
11
思行合一| | 2009-12-18 21:12 | 只看该作者
领教了,看来datasheet真的得好好研究

使用特权

评论回复
12
yoyowodeai|  楼主 | 2010-2-25 01:17 | 只看该作者
已经解决!谢谢大家!

使用特权

评论回复
13
米其林r| | 2010-3-13 23:31 | 只看该作者
学习了,datasheet真是得好好研究呀

使用特权

评论回复
14
六楼的窗户| | 2010-3-20 23:28 | 只看该作者
学习了

使用特权

评论回复
15
xzz88| | 2010-4-10 14:23 | 只看该作者
到底能不能够 将 某些脚用作global clock input 而另外一些用作普通IO pin 呢???

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

191

主题

1265

帖子

2

粉丝