[FPGA] 【锆石科技】关于 Verilog HDL 语言的一些关键问题解惑

[复制链接]
65865|532
王磊安徽 发表于 2017-8-26 17:04 | 显示全部楼层
帆帆帆帆帆帆帆帆帆帆
xuehuiyun 发表于 2017-8-28 09:12 | 显示全部楼层
霸天虎 发表于 2017-8-29 11:59 | 显示全部楼层

always @ (posedge CLK_50M or negedge RST_N)
栗子的小熊 发表于 2017-8-29 12:34 | 显示全部楼层
剑倾、天下 发表于 2017-8-29 21:10 | 显示全部楼层
下载学习
霸天虎 发表于 2017-8-30 11:14 | 显示全部楼层

always @ (posedge CLK_50M or negedge RST_N)
landhan485 发表于 2017-8-30 20:53 | 显示全部楼层
霸天虎 发表于 2017-8-31 12:07 | 显示全部楼层
顶顶顶
number7516 发表于 2017-8-31 20:18 | 显示全部楼层
多谢分享多谢分享多谢分享
ghq890707 发表于 2017-9-1 15:26 | 显示全部楼层
littleming1028 发表于 2017-9-2 12:59 | 显示全部楼层
看看怎样~~
guxiangguo 发表于 2017-9-2 20:31 | 显示全部楼层
谢谢楼主分享。
gongyuan073 发表于 2017-9-4 10:01 | 显示全部楼层
正准备买个lz的开发板
scudn 发表于 2017-9-4 10:08 | 显示全部楼层
CCCX15 发表于 2017-9-4 16:58 | 显示全部楼层
霸天虎 发表于 2017-9-5 12:52 | 显示全部楼层
顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶
xiangyouhong 发表于 2017-9-5 20:28 | 显示全部楼层
lizq15 发表于 2017-9-6 13:29 | 显示全部楼层
谢谢楼主啦
霸天虎 发表于 2017-9-6 15:02 | 显示全部楼层
霸天虎 发表于 2017-9-6 15:03 | 显示全部楼层
顶顶顶顶
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复 在线客服 返回列表 返回顶部