modelsim测试文件，哪位高人能帮我加个注释！

只看该作者 · 2010-4-8 16:25

module test_counter;
reg clk, rst;
wire  gpsout;
counter #(5,10) dut (count,clk,rst);
initial // Clock generator
  begin
clk = 0;
#10 forever #10 clk = !clk;
  end

initial // Test stimulus
  begin
rst = 0;
#5 rst = 1;
#4 rst = 0;
#50000 $stop;
  end

initial
$monitor($stime,, rst,, clk,,, count);

endmodule

只看该作者 · 2010-4-8 16:27

特别是：counter #(5,10) dut (count,clk,rst);
initial
$monitor($stime,, rst,, clk,,, count);
不太懂。

只看该作者 · 2010-4-8 17:32

这个是系统任务。

只看该作者 · 2010-4-21 09:12

counter #(5,10) dut (count,clk,rst)里#后面是参数定义，看一下模块的说明文档或源码就知道是对里面的那个参数赋值了，$monitor是系统任务，监视和输出参数列表的内容，建议找本讲verilog的书具体看看

只看该作者 · 2010-4-22 19:48

看verilog2001相关语法就ok了

只看该作者 · 2012-12-10 21:47

$monitor 是系统任务的一个监控指令，在多模块调试情况下，须配合$monitor on和$monitor off持续监视；
$time是利用时间系统函数可以得到当前的仿真时刻，$monitor($stime,, rst,, clk,,, count)就是监视在上述得到当前的仿真时刻rst,, clk,,, count变量的值！

modelsim测试文件，哪位高人能帮我加个注释！

相关下载

相关帖子

精华达人奖章

涓涓之细流

技术新星奖章