|
众拳【剑齿虎STM8】开发板学习笔记分享 第47讲 CAT24WCxx存储器的工作原理验 目 录
47.1 CAT24WCxx特点 * 与400KHz I2C总线兼容 * 1.8到6.0伏工作电压范围 * 低功耗CMOS技术 * 写保护功能当WP为高电平时进入写保护状态 * 页写缓冲器 * 100万次编程/擦除周期 * 可保存数据100年 * 8脚DIP SOIC或TSSOP封装 * 温度范围商业级和工业级 47.2 CAT24WCxx概述 CAT24WC01/02/04/08/16是一个1K/2K/4K/8K/16K位串行CMOS,EEPROM内部含有128/256/512/1024/2048个8位字节CATALYST公司的先进CMOS技术实质上减少了器件的功耗,CAT24WC01有一个8字节页写缓冲器CAT24WC02/04/08/16有一个16字节页写缓冲器,该器件通过I2C总线接口进行操作有一个专门的写保护功能。 表47.1引脚说明 引脚号 | | | | | 地址输入。A2、A1、A0是器件地址输入引脚。 24C02/32/64使用A2、A1、A0输入引脚作为硬件地址，总线上可以同时级联8个24C02/32/64器件（详见器件寻址）。 24C04使用A2、A1输入引脚作为硬件地址，总线上可以同时级联4个24C04器件，A0为空脚，可以接地。 24C08使用A2输入引脚作为硬件地址，总线上可以同时级联2个24C08器件，A1、A0为空脚，可以接地。 24C16未使用器件地址引脚，总线最多只可以连接一个24C16器件，A2、A1、A0为空脚，可以接地。 | | | | | | | 串行地址和数据输入/输出。SDA是双向串行数据传输引脚，漏极开路，需要外节上啦电阻到VCC（典型值10K） | | | 串行时钟输入。SCL同步数据传输，上升沿数据写入，下降沿数据读出。 | | | 写保护。WP引脚提供硬件数据保护。当WP接地时，允许数据正常读写操作，当WP接VCC时，写保护，只读。 | | | | | | |
47.3 总线时序 总线时间都有严格的时间控制。 图47.1 总线时序图 通过“图47.2 总线读写周期时间范”可以看出在整个总线通讯中每一个时段都由严格的时间规定，比如起始信号建立时间，查表得之在1.8V电源下建立时间不能小于4.7μs；在4.5V电源下建立时间不下于0.6μs。 图47.2 总线读写周期时间范围 47.4 写周期时序图 写周期时间是指从一个写时序的有效停止信号到内部编程/擦除周期结束的这一段时间.在写周期期间，总线接口电路禁能，SDA保持为高电平，器件不响应外部操作。 图47.3 写周期时序图
表47.2 上电时序 表47.3 写周期限制 47.5 器件地址 主器件通过发送一个起始信号启动发送过程，然后发送它所要寻址的从器件的地址。8位从器件地址的高4位固定为（1010）。接下来的3位（A2、A1、A0）为器件的地址位，用来定义哪个器件以及器件的哪个部分被主器件访问，上述8个CAT24WC01/02，4个CAT24WC04，2个CAT24WC08，1个CAT24WC16可单独被系统寻址。从器件8位地址的最低位，作为读写控制位。“1”表示对从器件进行读操作，“0”表示对从器件进行写操作。在主器件发送起始信号和从器件地址字节后，CAT24WC01/02/04/08/16监视总线并当其地址与发送的从地址相符时响应一个应答信号（通过SDA线）。CAT24WC01/02/04/08/16再根据读写控制位（R/W）的状态进行读或写操作。 图47.4 器件地址及读写状体控制 47.6 单字节写 在字节写模式下，主器件发送起始命令和从器件地址信息(R/W)位置发给从器件，在从器件产生应答信号后，主器件发送CAT24WCxx的字节地址，主器件在收到从器件的另一个应答信号后，再发送数据到被寻址的存储单元。CAT24WCxx再次应答，并在主器件产生停止信号后开始内部数据的擦写，在内部擦写过程中，CAT24WCxx不再应答主器件的任何请求。 图47.5 单子节写时序图 47.7 写页 用页写，CAT24WC01可一次写入8个字节数据，CAT24WC02/04/08/16可以一次写入16个字节的数据。页写操作的启动和字节写一样，不同在于传送了一字节数据后并不产生停止信号。主器件被允许发送P(CAT24WC01:P=7;CAT24WC02/04/08/16:P=15)个额外的字节。每发送一个字节数据后CAT24WCxx产生一个应答位并将字节地址低位加1，高位保持不变。 如果在发送停止信号之前主器件发送超过P+1个字节，地址计数器将自动翻转，先前写入的数据被覆盖。接收到P+1字节数据和主器件发送的停止信号后，CAT24Cxx启动内部写周期将数据写到数据区。所有接收的数据在一个写周期内写入CAT24Cxx。 图47.6 写页时序图 47.8 单字节读 读操作允许主器件对寄存器的任意字节进行读操作，主器件首先通过发送起始信号、从器件地址和它想读取的字节数据的地址执行一个写操作。在CAT24Cxx应答之后，主器件重新发送起始信号和从器件地址，此时R/W位置1，CAT24Cxx响应并发送应答信号，然后输出所要求的一个8位字节数据，主器件不发送应答信号但产生一个停止信号。 图47.7 单子节读时序图 47.9 顺序读 在CAT24Cxx发送完一个8位字节数据后，主器件产生一个应答信号来响应，告知CAT24Cxx主器件要求更多的数据，对应每个主机产生的应答信号CAT24Cxx将发送一个8位数据字节。当主器件不发送应答信号而发送停止位时结束此操作。 从CAT24Cxx输出的数据按顺序由N到N+1输出。读操作时地址计数器在CAT24Cxx整个地址内增加，这样整个寄存器区域可在一个读操作内全部读出，当读取的字节超过E(对于24WC01，E=127；对24WC02，E=255；对24WC04，E=511；对24WC08，E=1023；对24WC16，E=2047）计数器将翻转到零并继续输出数据字节。 图47.8 顺序读时序图 47.10 典型应用 下面给出了存储器的典型应用，从图中可以看出存储器U1的地址管脚A0接电源，A1、A2接地，可以计算出U1的器件地址固定为0xA2。存储器U2的地址管脚A0、A1、A2接地，可以计算出U1的器件地址固定为0xA0。请注意上拉电阻R1、R2的取舍，在电路设计中如果没有上拉电阻，在软件设计中就只能采用模拟I2C的通许方式，因为模拟的方式可以库函数把对应管脚设置成内部上拉输入模式。设置完成后相当于芯片内部有上拉电阻了。如果采用I2C接口方式通讯，就一定有上拉电阻才能完成这个功能。 图47.9 典型应用
| 
楼主
标题置顶
标题高亮
