发新帖我要提问
123
返回列表
打印

散50分，只为请教一个问题，，

[复制链接]
楼主: ZHOUNACHU
手机看帖
扫描二维码
随时随地手机跟帖
41楼
zhqsh| | 2011-5-5 13:11 | 只看该作者 回帖奖励 |倒序浏览
verilog语言在在行为级和门级建模有一定的优秀 VHDL语言在高级如系统级建模比较好  不过对于有C语言有基础的人来说学verilog语言 verilog现在比较通用 VHDL语言好像在德国用得比较多一点   我的观点是语言只是表达思想,主要还是学习硬件并发性的思想这才是关键

使用特权

评论回复 赏
42楼
shell.albert| | 2011-5-5 13:16 | 只看该作者
Verilog 吧。有C语言基础，很快上手的。

使用特权

评论回复 赏
43楼
xiaoyuan_ly| | 2011-5-13 21:47 | 只看该作者
我来说几句：1、如果你只是用于比较硬件的，比较具体的电路的实现设计，用哪种都没有关系。
            2、如果你以后会偏重算法的实现和系统级的实现，用Verilog吧。毕竟现有的平台实现和实现验证都是从C中扩展而来的，不论是基于过程的实现验证还是基于对象的实现验证，就不用说是面向对象的实现验证了。
            3、目前至少不知道有没有基于VHDL系统级的验证方案，是否有相应的转换工具，这个我就不知道了。
    综合以上的说法，所以我建议你考虑用Verilog。

使用特权

评论回复 赏
44楼
岚369| | 2011-5-14 14:51 | 只看该作者
我们学了VHDL..现在要学verilog了。。。后者社会上用的更多而且更好用

使用特权

评论回复 赏
45楼
charrijon| | 2011-6-25 18:07 | 只看该作者
哪种语言都无所谓，我觉得最重要的是思想。没有思想光学语言没用的

使用特权

评论回复 赏
46楼
vxxw| | 2011-7-13 09:32 | 只看该作者
verilog用的较多

使用特权

评论回复 赏
47楼
wangjun403| | 2011-7-15 19:15 | 只看该作者
建议学verilog，首先，verilog比较容易学，与c相近。其次，大部分公司都是用verilog，特别是外企或国内大型企业
huxueming123 发表于 2011-6-24 22:30


up

使用特权

评论回复 赏
48楼
xsp123666| | 2011-11-8 15:18 | 只看该作者
大众化表示实用

使用特权

评论回复 赏
49楼
a080103011| | 2011-11-13 16:35 | 只看该作者
VHDL是难一点

使用特权

评论回复 赏
50楼
tobevan| | 2011-11-15 12:35 | 只看该作者
verilog简单些

使用特权

评论回复 赏
123
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则