打印

散50分,只为请教一个问题,,

[复制链接]
楼主: ZHOUNACHU
手机看帖
扫描二维码
随时随地手机跟帖
21
回复所有滴楼层 
www.dzck.net
http://www.dzck.net

使用特权

评论回复
22
hllyh| | 2010-6-8 13:33 | 只看该作者
学那种不重要,只要精通一种就行,能够精通两种更好。关键是应用。

使用特权

评论回复
23
eydwyz| | 2010-6-10 19:08 | 只看该作者
verilog 用的多一些 相对好理解

使用特权

评论回复
24
fcxj1111| | 2010-6-11 18:45 | 只看该作者
学Verilog吧,我也正在学习中~~

使用特权

评论回复
25
shen8103| | 2010-6-12 05:30 | 只看该作者
如果你确实有兴趣的话千万不要贪容易,随大流。下了苦功总是会有回报的。
两者其实类似低级语言和高级语言的差别,看你实际侧重的方向吧。如有可能精通一个,能看懂另外一个那是最好不过的了。当然,如果有精力,两个都能精通自然更好。

使用特权

评论回复
评分
参与人数 1威望 +1 收起 理由
ZHOUNACHU + 1
26
simple_1010| | 2010-6-12 10:03 | 只看该作者
我一开始就学Verilog,现在就一直用她。It's OK!

使用特权

评论回复
27
Jerry_Wei| | 2010-6-18 14:41 | 只看该作者
我也是初学者,我选择了Verilog。
我朋友在华为,他们公司主推verilog,估计他们有比较充分的理由。

使用特权

评论回复
28
satellite025| | 2010-6-21 15:23 | 只看该作者
还是学verilog吧,现在企业开发都是verilog

使用特权

评论回复
29
mqxue123| | 2010-6-21 16:36 | 只看该作者
verilog 语法更加随意一些,这是我的真实感受,哪种用着顺手就用选哪个吧

使用特权

评论回复
30
sytuxww| | 2010-6-26 15:32 | 只看该作者
Verilog 的语法接近C 所以有C基础的学起来都还比较亲切
不过千万别忘记你是写的逻辑
不是C

使用特权

评论回复
评分
参与人数 1威望 +1 收起 理由
ZHOUNACHU + 1
31
dami| | 2010-6-28 09:25 | 只看该作者
哎.我都41楼了.

使用特权

评论回复
32
xcx3000| | 2010-6-28 09:40 | 只看该作者
建议学Verilog

使用特权

评论回复
33
lzp723| | 2010-7-2 11:21 | 只看该作者
强烈建议学Verilog,我之前也是学VHDL的,但是为了工作需要都改学Verilog了,个人感觉Verilog更容易上手,并且现在很多公司都用Verilog。

使用特权

评论回复
34
Alickers| | 2010-7-5 13:11 | 只看该作者
我也不知道学啥

使用特权

评论回复
35
苏马克123| | 2010-7-6 22:34 | 只看该作者
国内许多大公司都用verilog,它和C相似,好理解吧,

使用特权

评论回复
36
汉江之源| | 2010-7-9 08:40 | 只看该作者
楼主真人,我也在徘徊···加个好友嘛,交流下··

使用特权

评论回复
37
yanzhiyi1012| | 2010-7-13 20:12 | 只看该作者
好吧,看了这么多回复,我很欣慰我学的是Verilog  哈哈

使用特权

评论回复
38
viatuzi| | 2010-7-13 21:24 | 只看该作者
还是学习verilog吧。
比较容易上手,且在业界比较流行。
验证的话,以后更多的会用system verilog。

使用特权

评论回复
39
longshan0928| | 2011-5-1 11:33 | 只看该作者
我两者都要学 。。。。嘿嘿

使用特权

评论回复
40
lxc806705| | 2011-5-3 17:20 | 只看该作者
学verilog吧,我感觉现在用verilog的多些,VHDL不好学

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则