本帖最后由 541757435 于 2017-7-25 20:15 编辑
求FPGA算法，具体如下：
上位机每隔一段时间（约10秒）向下位机发送一段数据，数据格式为M[16]，V[16]，target（M为16个64bit的数据，V为16个64bit的数据，target为64bit整数），下位机接到数据后进行计算，找出小于target的M[4]，算法如下：
以上为C代码，其中M[4为自定义值，每计算一次加1，例如：0x0000000000000000,0x0000000000000001,……,0xFFFFFFFFFFFFFFFF。经过12次ROUND运算后和target进行比较，找出符合条件的所有M[4]并返回给上位机，（rotr64为循环右移，.S76543210为64bit按字节反转，比如ox1122334455667788,反转后为ox8877665544332211），如上位机发送新值则从头开始计算。
要求：在XC7K325T的FPGA芯片上跑出每秒5G次的速度（从做12步ROUND到和target比较为一次）。
费用详谈，联系电话：13814707013。 QQ：541757435。
|
楼主
标题置顶
标题高亮
