FPGA求助

[复制链接]
2771|6
 楼主| losihg2009 发表于 2010-10-20 23:05 | 显示全部楼层 |阅读模式
一个带异步复位、清零的对端口信号计数的计数器应该怎样写?
下面这样好像不好:
process(reset,clr,x)
begin
if reset='1' then            ---
  output <="0000";       ----
elsif clr='1' then            ---或者if(reset='1' or clr='1')then
  output <="0000";       -----      output <="0000";
elsif  x'event and x='1' then
   output <= output + '1';
end if;
end ;
其中x是脉冲信号,n个x信号会有一个clr信号,并且clr和x同步,大家帮我看看,应该怎样写最好?
 楼主| losihg2009 发表于 2010-10-21 18:14 | 显示全部楼层
没人回复吗?
 楼主| losihg2009 发表于 2010-10-22 08:51 | 显示全部楼层
请大虾们指点指点,谢谢
ar_dong 发表于 2010-10-22 12:40 | 显示全部楼层
clr和clk同步为啥要异步clr
改成同步clr不成么
 楼主| losihg2009 发表于 2010-10-23 10:02 | 显示全部楼层
clr和x(注意:严格上来讲x不是clk)是同步信号,如果改成同步clr,那么该计数器就只能用x的电平信号触发了,我想要的是该计数器用x信号的边沿触发,而且reset和clr信号都有效
zzlhw2005 发表于 2010-12-9 16:06 | 显示全部楼层
shihun009 发表于 2010-12-9 19:50 | 显示全部楼层
[code][/code]
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

30

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部