5416DSP+FPGA数据采集系统，项目进行中，经验直播年后回归！

只看该作者 · 2011-2-16 16:06

昨天LZ做了个小测试程序来测试DSP能否正确读写FPGA，测试结果正确，现在已经开始开发DSP的程序。在这里向大家推荐一本书：《C/C++语言硬件程序设计----基于TMS320C5000系列DSP》，这是少有的能够介绍C5000系列DSP的C语言编程的书之一，LZ在这里学到了很多C语言开发DSP的知识。现在LZ在编写工程文件中的头文件，就是定义FPGA中各个寄存器的地址以及DSP片上寄存器的地址以及初始化值的头文件。但是在这之前遇到了个问题，不知有没有网友能给解答：附图是5416DSP的存储器图，在on-chip ROM那一段写的是4K*16bit,但是这一段的地址是从C000到FEFF，一共15.75k*16bit，那这个4K*16bit到底什么意思呢？:dizzy:

只看该作者 · 2011-2-18 17:07

今天LZ参考了资料，将MCBSP0的寄存器的初始化值给确定了一下，准备将MCBSP配置成SPI模式，但是由于对串口不熟，有些寄存器的某些位到底该为什么值还不是很清楚，先试试吧，等确定了再把程序贴上来

只看该作者 · 2011-2-19 16:46

这项目做的从头到尾就我一个人忙活连个请教的师傅的都没有

只看该作者 · 2011-2-21 10:23

LZ在编译DSP程序时CCS报错： error: expected an expression，对应的代码是 *(volatile unsigned int *)CLKMD=0x0000; 错误怎么找也找不出来，后来终于发现了，原来CLKMD是在头文件里定义的宏#define PMST 0x001d; 后面不应该有分号的，但我不小心加了分号，去掉之后就正常了:victory:

只看该作者 · 2011-2-25 15:50

好学习了

只看该作者 · 2011-3-1 15:20

最近LZ遇到了问题 DDS芯片AD9851的输出按理说应该是时钟脉冲的，但是现在输出的是正负都有的正弦波，奇怪...

只看该作者 · 2011-3-3 10:39

哈哈终于找到原因了，原来这个AD9851在输出10MHZ以上的脉冲时就会衰减，我将它配置成7MHZ输出的话脉冲输出的幅度就满足要求了，不向昨天的在1V和2V之间波动了，但是7MHZ频率也太低了点，看看老师怎么说吧。但是还有一个问题就是时钟正常了但是ADC还是没有输出，检查中...

只看该作者 · 2011-3-4 10:55

ADC没输出的原因找到了！原来ADS1278的八个低电平有效的power down引脚被我悬空处理了，我原本以为悬空就是高电平呢，导师说CMOS电路悬空是低电平，于是我飞线将power down接到3.3V上，ADC就有输出了！原来ADC一直在power down状态，怎么会有输出呢？这个经验告诉大家，不用的引脚一定不要悬空，要将其接到非有效的电平上，否则会有意想不到的不正常后果！

只看该作者 · 2011-3-7 11:12

ADC有输出后，发现FIFO的wrusedw[9..0]输出一直为0，以为写入FIFO失败呢，但是用DSP试着读了一下发现读出数据了，这到底是怎么回事呢？难道是FIFO坏了？如果wrusedw[9..0]一直为0的话我就不能用它的最高位作为半满标志来触发DSP中断了

只看该作者 · 2011-3-7 11:13

终于又找到原因了，原来altera的FIFO中的写计数器wrusedw一旦写满就会自动清零，难怪我一直看到它一直显示0呢，因为被瞬间写满了啊！那就没问题了，来试试中断方式读取行不行！

只看该作者 · 2011-3-7 15:05

48楼的经验很有价值呀

只看该作者 · 2011-3-7 15:41

好啊

只看该作者 · 2011-3-9 09:29

哇哈哈哈...FPGA已经可以用中断的方式来向DSP发送数据喽！每个通道每次读取512个字，但是在CCS里看DSP的内存时好像后面会有连续的错误的数据，不知是软件的问题还是真有错误的数据，先不管了，现在我要搞DAC了

只看该作者 · 2011-3-11 15:59

关注中

只看该作者 · 2011-3-15 16:47

DAC搞了我好多天，出来的波形一直是乱七八糟。由于DAC是24位的，而DSP是16位的，我只能和AD一样用两个16位字来存储一个24位数据 ,我测试时从DSP向FPGA的FIFO发送数据，FPGA中的数据转换模块将FIFO中的数据转换成IIS协议的数据发给DAC，这就要求数据转换模块必须一个字不差的转换FIFO中的数据，只要错一个字，波形就全部打乱了。起初我是在DSP里通过while(1)循环来不停地将数据写入FIFO的，企图能侥幸地看到正确的波形，但是一直都不行，就只能用FIFO空来触发DSP中断来向FIFO发送数据，这样出来的波形就正确了，太棒了！
现在两大主要的模块 AD和AD都已经完成了，只要能通过USB和上位机软件接口就行了！