5416DSP+FPGA数据采集系统，项目进行中，经验直播年后回归！

只看该作者 · 2011-3-24 19:56

本帖最后由 congfeiyu 于 2011-3-29 09:42 编辑

这两天杯具了，FPGA的JTAG口和DSP的仿真器相继**，FPGA的JTAG口估计烧坏了，我记得我没有带电拔插啊....DSP的仿真器也经常让CCS死在那里，用进程结束都结束不掉，得注销系统才行

只看该作者 · 2011-3-28 10:54

加油吧
问题都是暂时的

只看该作者 · 2011-4-1 14:14

现在就剩DA都已经能产生正常的波形了，唯独AD部分，由于24位数要拆成两个16位分别上传，上传的结果显示传输错误，比如正的满量程输出为7FFFFF，上传后数据应该为7FFF,FFFF,7FFF,FFFF.....循环的，但是DSP采集到的数据有时为连续的7FFF，有时为连续的FFFF，现在JTAG接口也坏了，找不到错误的原因呜呜

只看该作者 · 2011-4-5 18:51

多谢拉面兄，上面所讲的问题终于找到原因了，原来是我读取FIFO时FIFO空了，所以之后读出来的数据是空之前的最后一个数据，这才出现连续的7FFF或者FFFF，但是FIFO为什么会空呢？我是半满时触发DSP的中断来读取，仅读取FIFO一半数目的数据，按理说应该不会空的，来检查检查吧！

只看该作者 · 2011-4-6 09:44

恭喜恭喜
找到问题原因了

只看该作者 · 2011-4-7 09:37

终于知道FIFO为什么会被读空了，原来我用读计数器wrusedw[9..0]的最高位作为半满标志来触发DSP的中断（第一张图），但是这个计数器的输出有毛刺，会误触发中断，使FIFO还没半满时就被读了（第二张图），我在触发中断的寄存器前再加一个寄存器就解决了毛刺问题（第三张图），现在已经没有数据错误喽！

只看该作者 · 2011-4-7 09:43

顺便插播一条刚刚看到的新闻，TI把美国国家半导体收购了，这对TI来说可是如虎添翼啊！

只看该作者 · 2011-4-7 16:14

牛人啊。搬凳子，替楼主打气:lol

只看该作者 · 2011-4-8 11:24

现在核心板子的核心部分已经基本完成，接下来要由师弟来帮忙做USB接口部分，数据从DSP的HPI接口通过USB芯片上传到USB中。
今天测试了模拟通道板的控制功能，由FPGA接收DSP的指令去控制模拟通道板子上的模拟开关，通过模拟开关的通断来控制差分、AC、DC耦合方式以及量程，结果显示可以控制。
接下来要修改模拟通道板，将其改成八路输入、两路输出，争取月底前结束