STM32F205芯片目前稳定性不佳 --- 看来还是处于工程样片阶段

发表于 2011-1-8 09:20

这个还用证明么？百分百是程序的问题，并且很可能就是香主所说的延时造成的，其实要验证很简单，将主频降低很多，或者将延时增大很多看看
如果降低主频或者增大延时正常了，那就是程序的问题了

发表于 2011-1-8 12:48

反对楼上的.

同样的task,在105上(72M)跑很稳定,在205上(96M)就不稳定,这已经足够证明205是有问题的. OS调度的那部分程序,在72M时是好的,就没有理由在96M不好. 至于你们所说的延时,我的程序里根本没有.

就算205降到72M就可以稳定运行我的程序, 还是不能说明205芯片就没有问题.

发表于 2011-1-8 12:55

按常规经验再说一句,我曾经用了LM3S9B90, 芯片是版本C的,还是有Bug, 还是有勘误表. 这个ST的20x芯片,刚刚出来,难道它有bug就不可能吗?

实际上,我和我的同事调试205这几天,发现的奇怪现象还有很多,只是不能有效的重复,或者有效的同105芯片比较,所以我就没有在这里写出来. 前面写出来的,都是我测试后相当具有比对性和可重复性的现象.

发表于 2011-1-8 15:42

任何芯片都可能有bug，新出来的更有可能。只是楼主的论据不充分。
如果说205在72MHz稳定、96MHz不稳定，那有很大的可能是205的问题。
而楼主拿105和205比，这个论据本身就不成立。
105和205不同的地方楼主有没有确认：
移植代码、编译器支持程度、与时间相关的函数、电路图设计等。

发表于 2011-1-9 00:47

我承认新出的芯片可能有bug，但是通常情况下，bug出现在盲区（可能这个词不准确，就是不容易注意到和测试到的情况），不会出很容易验证的地方，要是随便就出bug，那st公司还玩个啥？
不要随便怀疑芯片的性能，多从自身找原因，你现在思维进入死胡同转不过来弯儿了，不说别的：人家设计芯片可不是一两个人验证的，要是这样的bug都发现不了，你认为可能么？

发表于 2011-1-9 12:05

我觉得I2C就是个例子，呵呵，BUG出现在了大家都知道的地方，还有DA的问题，输出缓冲竟然不是轨到轨的。

发表于 2011-1-9 17:50

IJK:
请试一下这个BIN,起功能如下: 用RXT创建了4个线程,每个线程都进行一些GPIO操作(其实是写LCD). 不管带不带仿真器,运行后几秒种后死机(每次存活时间不定).

你可以监视GPIOA0~3,GPIOC0~3,看这些引脚有没有活动来 ...
simple_head 发表于 2011-1-7 16:10

明天有空试试看

发表于 2011-1-9 18:57

不能以操作系统的稳定性来判断芯片的稳定性，检验芯片稳定性最好的方式就是裸奔！

发表于 2011-1-10 11:59

LS说得有道理。

简单试了EpwPla1.bin。用示波器看了PA0、PC0，一直是低电平。
代码的复位向量在：0x080003c8，让代码停下来时代码在0x08000502~0x0800050a区域死循环。

感觉LZ提供的代码有些问题，因为我的芯片用了很长时间未见不稳定的情况。

发表于 2011-1-10 12:55

注意晶振必须是8M! 如果不是,高速我你的晶振多少,我改RCC再发上来.

发表于 2011-1-10 13:18

25# zhaoyu2005

我的程序是用于测试的,非常简单可靠,而且在105上跑是完全没有问题的. 所以我的程序一定是正确的. 我所用到的RTX部分,用到的也是其最基本的一些任务调度功能, 如果KEIL MDK的人连RTX最基本的任务调度都能搞出Bug来,那他们还"玩个啥"?

其实还有一个重要信息我忘了讲: 在205上跑我的程序出错时,都是死在地址0x0000000c,即hardware fault的exception handler处. 由此更加确定是芯片的问题.

发表于 2011-1-10 13:28

我的测试程序,整来整去就是动一些GPIO,外加OS的system tick定时中断调度一下任务,你们说,我再怎么乱搞GPIO,也不应该整出hardware fault来阿? 这个够不够说明205芯片有问题?

发表于 2011-1-10 13:47

注意晶振必须是8M! 如果不是,高速我你的晶振多少,我改RCC再发上来.
simple_head 发表于 2011-1-10 12:55

晶振换成8M，现在跑几分钟没有问题。

PA0上一直有波形，最小脉宽约几us，周期约几ms；另外PC7上面也一直有波形。

发表于 2011-1-10 13:54

或许LZ的样片有问题。但也不一定，也可能LZ对时钟、Flash的配置有问题。印象里我的STM32F207跑在120M也行。

时钟上我的设置大致如下，供参考：
  FLASH_SetLatency(FLASH_Latency_3);
  // HCLK = SYSCLK
  RCC_HCLKConfig(RCC_SYSCLK_Div1);
  // PCLK2 = HCLK = 48MHz/36M/60M @ 96M/72M/120M HCLK
  RCC_PCLK2Config(RCC_HCLK_Div2);
  // PCLK1 = HCLK/4 = 24MHz/18M/30M @ 96M/72M/120M HCLK
  RCC_PCLK1Config(RCC_HCLK_Div4);
  // PLLN Config: get 240MHz PLL output
  // PPLP Config: get 120MHz system clock - 240M/2
  // PLLQ Config: get 48MHz OTG FS, SDIO and RNG clocks - 240M/5
  // PLLR Config: get 120MHz I2S clock - 240M/2
  RCC_PLLConfig(RCC_PLLSource_HSE, 25, 240, 2, 5, 2);
  // Enable PLL
  RCC_PLLCmd(ENABLE);
  // Wait till PLL is ready - PLL_RDY @ bit 25
  while((RCC->CR & (1<<25)) == 0)
;
  // Select PLL as system clock source - RCC_SYSCLKSource_PLLCLK
  RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);
  // Wait till PLL is used as system clock source
  while(RCC_GetSYSCLKSource() != 0x08)
;

发表于 2011-1-10 14:09

33# IJK
可不可以劳驾多跑个1,2小时?

发表于 2011-1-10 14:34

楼主，看了你翻来覆去的折腾这么久，你的论据还是不足以证明什么。
不过顺便说一句，新推出来的IC，两年内我不会用的，等稳定了再说吧。

发表于 2011-1-10 15:07

或许LZ的样片有问题。但也不一定，也可能LZ对时钟、Flash的配置有问题。印象里我的STM32F207跑在120M也行。

时钟上我的设置大致如下，供参考：
  FLASH_SetLatency(FLASH_Latency_3);
  // HCLK = SYSCLK
  RCC_HCL ...
IJK 发表于 2011-1-10 13:54

我的RCC配制根你的没有本质区别. 我之所以配成96MHz, 是因为我必须得到最接近25M的SPI波特率. 120M的话,可得到15M的SPI, 我用96M可以得到24M的SPI, 同时也有48M的OTG.

发表于 2011-1-10 16:46

33# IJK
可不可以劳驾多跑个1,2小时?
simple_head 发表于 2011-1-10 14:09

跑了2个半小时，没有问题。

发表于 2011-1-10 17:46

谢谢了! 这个问题就这样吧. 反正这个20x系列,我等个半年1年的再去动它了.

发表于 2011-1-10 18:49

感觉总体还行

STM32F205芯片目前稳定性不佳 --- 看来还是处于工程样片阶段

浏览过的版块

技术奇才奖章

湍急之河流

精华达人奖章

七世轮回

社区建设奖章

欢快之小溪

伴坛终老

十世金身

技术领袖奖章

核心会员奖章

坚毅之洋流

缘定三生

精英会员奖章