发新帖我要提问
123下一页
返回列表
打印
[画板]

DDR2布线经验总结，欢迎指正

[复制链接]
楼主: 微风
手机看帖
扫描二维码
随时随地手机跟帖
21楼
weirong116160| | 2011-3-14 17:51 | 只看该作者 回帖奖励 |倒序浏览
（地址/命令组信号长度控制不是特别严格，INTEL凌动N450要求控制在时钟信号负500mil到正1000mil以内。也就是说最长和最短的信号可以相差1500mil，但是布线的时候还是尽量把信号长度差缩小比较好。布线的时候这组信号长度完全相等也没有问题，但是这样占用的PCB空间也大，花费的时间也多。如果地址/命令信号长度超出时钟信号几千mil，那就需要在BIOS固件中好好调节了。控制在CPU要求的范围内，需要做板载内存的时候只需要配置好内存SPD就可以了。）
地址线与时钟线是中央对齐的，时钟线的上升沿与地址线的中间对齐 如果地址线不像数据线一样对于时钟有延时的话 看数据手册没有，也就是说如果参考的是同一时钟而不是下一个时钟的话 是不是地址线要比时钟线短很多啊 因为要满足建立时间

使用特权

评论回复 赏
22楼
robin.luo| | 2011-3-17 11:17 | 只看该作者
学习了，好东西！
谢谢分享！

使用特权

评论回复 赏
23楼
cherry.yang| | 2011-4-12 10:51 | 只看该作者
过来学习.

使用特权

评论回复 赏
24楼
athenahw| | 2011-4-14 11:10 | 只看该作者
学习一下，感谢分享^^

使用特权

评论回复 赏
25楼
ensang| | 2011-4-19 21:13 | 只看该作者
1.拓扑结构有点问题，一般VTT上拉和远端串阻不会同时使用，因为这样会拉低电平
2.如果VTT和串阻都用，VTT应该加在串阻右端T点，靠近DDR端
3.DDR2的数据DQ和数据屏蔽信号DM一般不加串阻，因为有ODT的存在，干嘛不用呢？DDR2是一定有ODT的，DDR Control可能不带ODT，这时候，可能需要加串阻，位置加在DDR2端
4.既然说到等长，就得谈同组同层，通常的等长的概念是基于二维的，更多关注三维Z轴过孔引起的误差

使用特权

评论回复 赏
26楼
qqlige| | 2011-4-19 22:28 | 只看该作者
学习了,高

使用特权

评论回复 赏
27楼
alinfirst| | 2011-4-20 16:31 | 只看该作者
学习一下，做个记号

使用特权

评论回复 赏
28楼
relotus| | 2011-4-22 22:16 | 只看该作者
mark...

使用特权

评论回复 赏
29楼
cherry.yang| | 2011-4-26 17:06 | 只看该作者
mark

使用特权

评论回复 赏
30楼
chen611b| | 2011-5-6 17:30 | 只看该作者
好东西啊MARK

使用特权

评论回复 赏
31楼
wancun1980| | 2011-5-9 20:16 | 只看该作者
:)

使用特权

评论回复 赏
32楼
lldlw| | 2011-5-11 09:54 | 只看该作者
精辟

使用特权

评论回复 赏
33楼
fubehyin| | 2011-5-13 15:34 | 只看该作者
谁来个ddr3的

使用特权

评论回复 赏
34楼
tuzihog| | 2011-5-14 10:41 | 只看该作者
好贴留名

使用特权

评论回复 赏
35楼
lelee007| | 2011-7-28 21:52 | 只看该作者
MARK

使用特权

评论回复 赏
36楼
kf1013| | 2011-7-29 19:20 | 只看该作者
谢谢了

使用特权

评论回复 赏
37楼
Jigong| | 2011-8-23 09:18 | 只看该作者
线间距与线到参考平面的距离有关。

21楼：时钟线应该是最长的。

使用特权

评论回复 赏
38楼
ttlasong| | 2011-8-23 15:19 | 只看该作者
路过

使用特权

评论回复 赏
39楼
qin552011373| | 2011-8-23 17:08 | 只看该作者
楼主很强大

使用特权

评论回复 赏
40楼
qin552011373| | 2011-8-23 17:09 | 只看该作者
学习了  一直在画低频的板子  长见识了

使用特权

评论回复 赏
下一页 »
123下一页
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则