发新帖我要提问
返回列表
打印
[FPGA]

Xilinx 在ISE已完成的工程文件中添加IP核

[复制链接]
1255|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
xpfshawn|  楼主 | 2018-1-11 15:49 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
ip核, XILINX, se, AC, AD采样
已经有一个现成的AD采样模块，现在想添加功能，所以想在源工程中添加一个后续处理IP核，添加之后不知如何处理。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zhangmangui| | 2018-1-14 20:43 | 只看该作者
直接打开IP  搜索到你想要的    然后打开配置好    添加到功能下  双击打开然后根据接口引用到你想要的地方

使用特权

评论回复 赏
板凳
胡斯哲| | 2018-1-14 21:13 | 只看该作者
不是生成IP时有个template选项吗，找到这个例子，就可以看到接口例化么

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

xpfshawn

24

主题

76

帖子

3

粉丝