发新帖我要提问
返回列表
打印
[FPGA]

关于FPGA 在400M下的时序问题

[复制链接]
1031|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
liyongyong|  楼主 | 2018-9-13 14:06 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
FPGA, 时序, ge, ST, edge
FPGA是spartan6
简单的累加，用modesim后仿真，为什么在109220ps的时候会出现一小段cnt=3的情况，理论上应该从1变到2才对；代码如下 时钟400M
reg [3:0]cnt;
always@(posedge clk_100m or negedge rst_n)
begin
   if(!rst_n)begin
      cnt <= 4'd0;
    data_out <= 4'd0;
end
else begin
   if(cnt < 4'd10)
     cnt <= cnt + 1'b1;
   else
        cnt <= cnt;
    end
end

时序.png (34.36 KB )

时序.png

使用特权

评论回复 赏

相关下载

相关帖子
沙发
ococ| | 2018-9-20 19:34 | 只看该作者
1到2，需要2个bit都变，0bit由1变为0，1bit由0变为1，两个bit并不是同时变化的，会有时间上的差异，0bit变化稍微晚一点，就是你仿真出现的这种情况。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

liyongyong

15

主题

25

帖子

2

粉丝