先上测试代码：
module test_t;
// Inputs
reg clk_1M;
reg RST;
// Outputs
wire f1;
wire f2;
// Instantiate the Unit Under Test (UUT)
test uut (
.clk_1M(clk_1M),
.RST(RST),
.f1(f1),
.f2(f2)
);
initial begin
// Initialize Inputs
clk_1M = 1'b0;
RST = 1'b0;
#100;
forever //begin
#5 clk_1M = ~clk_1M;
//end
end
endmodule
为了测试FPGA的引脚是否好使，想用简单的输出测试下，上面是testbench，但是运行后没有波形，不知道为什么，仿真工具是modsim |
|
楼主
