基于DSP+FPGA结构的四通道数字超声检测系统设计

只看该作者 · 2019-2-28 12:02

摘要：设计了一种以DSP嵌入式处理器为核心、基于FPGA技术的四通道数字式超声探伤数据采集与处理系统。采用高速A/D转换芯片，在对超声回波信号采集的同时实现了采样数据的在线压缩，在FPGA的控制下实现了高速数据的缓冲存储，设计的系统体积小、功耗低、功能强、集成度高，尤其适合于高速、高精度的超声无损检测。
关键词：超声检测；数据采集与处理；数据压缩；现场可编程门阵列

超声波检测作为一种常用的无损检测技术之一，具有穿透力强、设备简单、检测灵敏度高、使用方便和安全性好的优点，在产品质量控制、结构完整性评估、部件剩余寿命预测等领域有着广泛的应用。它利用材料本身或内部缺陷的声学性质对超声波传播的影响，非破坏性地探测材料内部和表面的缺陷大小、形状和分布状况。随着计算机技术和高速器件的不断发展，超声波信号的数字化采集和分析逐步代替了传统的超声探伤方式，而大规模集成电路与嵌入式控制技术的发展为设计高速、高可靠性、低功耗和低成本的超声信号采集方案提供了可能性。

本文将FPGA技术和DSP单片系统设计技术结合起来，设计了一种新型四通道超声探伤数据采集处理系统，由FPGA配合DSP并行地进行数据采集、处理和存储工作，较好地解决了系统体积、功耗和处理速度等方面的矛盾。

1 系统总体设计方案
所设计的基于FPGA的数字化超声探伤数据采集处理系统主要包括超声发射接收单元、信号调理单元（包括放大、检波、滤波）、模数（A/D）转换单元、数据缓冲处理单元、数据存储单元。其电路基本构成如图1所示:

图1四通道数字超声探伤数据采集处理电路原理图

核心处理器DSP采用的是TMS320VC5402。该芯片是TI公司TMS320VC54X系列的DSP芯片，是为实现低功耗、高性能而专门设计的DSP芯片，主要应用在通信、数据采集等系统中。该芯片采用CMOS制造工艺，属于第七代DSP产品，它的工作频率可以根据需要进行调整。FPGA选择APEX20K系列EPF20K300EQC240-1，它有300000的门阵列资源，240个管脚，152个I/O口，输入输出电压可以兼容5V、3.3V、2.5V，应用VHDL语言进行编程控制。
超声波探伤回波具有准周期特性，A/D器件对波形的采样实际上只需要很少的一段时间。根据这一特点，我们采用了多通道时分复用技术。这一技术的核心思想是通过对模拟开关（MAX4141）的控制，依次对4个通道超声波触发和数据采样，降低了系统成本，简化了系统的控制电路。发射电路的激活是由FPGA来完成的,当FPGA输出的同步控制脉冲加在某一发射电路上时,该发射电路便开始工作。超声发射电路主要用于产生高压窄脉冲信号(400V),此高压窄脉冲信号加载在超声探头的压电晶片上,将电能转换为声能(机械能)而产生超声波信号。回波信号经过通道选择开关后，进行信号放大与滤波，然后在FPGA的控制下进行A/D转换。采用一片高速ADC器件，依次完成各路数据的采集，采集的数据在FPGA内压缩处理后存入其内部的双端口RAM中，然后由微处理器读取数据，然后存储到硬盘中待分析。

2 信号调理电路
信号调理电路主要包括对射频信号的检波和前置滤波以及放大或衰减等。由于探头输出的缺陷信号很弱，现场的工作环境又很复杂，电源干扰、电磁辐射干扰很严重，因此对放大器的质量要求很高，选择AD公司AD603作为衰减器的主要器件。AD603具有线性分贝、噪声低、频带宽、增益精度高、增益控制灵活等特点。采用三级放大，第1、2级放大器的增益范围为-10dB-30dB，第3级的增益范围为10dB-50dB，这样衰减器增益在-10dB-110dB范围内变化，可以实现最大120dB的衰减量。放大器的增益由计算机输入的增益控制信号实现自动调节。

3 A/D采样控制
作为数据采集的关键部分，ADC芯片选用的是MAX1449芯片，该芯片是一种10位、105MSPS、单3.3V电源、低功耗的高速A/D芯片，采用差分输入，带有高宽带采样/保持的10阶段流水线型结构，采样信号每半个时钟周期通过一个流水线段，完成连续转换到数据输出共需5.5个时钟周期。每次转换结果都被输入高速缓冲存储器。在A/D转换期间，高速缓冲存储器的数据线和读写信号由FPGA内部的采样逻辑控制单元产生。

4 FPGA与DSP功能接口设计

对DSP而言，FPGA是DSP的外部I/O端口，由地址和I/O读写信号译码产生相应的输入输出控制命令或对相应的端口寄存器进行操作。FPGA与微处理器的接口主要是用来为FPGA传递控制参数。比如,每一采集过程中的采样点数、采样点压缩比率、延时参数、增益值等。控制参数的传递,使得该套系统可以适用于不同波形采集的要求,从而实现了智能化。FPGA在内部通过对数据进行压缩处理以后,将有用的波形数据信息逐个存储于外部双端口RAM中,以供数据存储使用。

图2 FPGA与DSP功能接口

5 数据压缩处理
数据压缩处理是对射频信号高速采样后进行前置处理的重要环节之一，需要在保持超声回波信号基本特征前提下对采样数据进行在线压缩。而且要求压缩后的数据与原始采样信号的包络相吻合，为此，我们在每次压缩过程中，只取采样所得的最大值，而舍弃其它采样值。数据压缩电路主要由压缩比的存储与计数，采样前探头前沿的延时存储与计数，采样控制，采样比较与锁存，压缩比值计数，时序控制等电路组成。CPU将计算所得采样数据压缩比、探头前沿延时计数值等数据送入数据压缩电路中相应的锁存器，然后发出时序复位命令，发射，启动探头延时计数，延时到后启动A/D采样，同时压缩比计数电路开始计数，在时钟信号的控制下，每采样一次，压缩比计数器减1，并将当前采样值与前次采样值比较，如大于则保存，否则舍弃，直至压缩比计数到零后得到一个有效的采样数据。同时压缩比计数器自动复位，重新开始计数。其工作流程如图3所示。