本帖最后由 毅如靳往 于 2011-10-12 21:15 编辑
当初步学习了新唐M0的基础知识后就想着下一个笔记写点什么呢？然后细细端详了下菜农大叔好心给免费给我们提供的助学班。
--板子上两个用户按键和一个复位按键，四个LED灯，一个蜂鸣器，一个PWM的LED灯，看到了旁边一个粉色的小物件，这是干啥的呢？
貌似能插耳机，于是就插了一个耳机试了试，杂音不小，这个东西菜园里貌似没人搞，于是搞来看看。
看了看助学班的原理图，原来这个东西就叫做I2S，以前是用过I2C~ 这个I2S是干啥的呢？
老手段，百度一下你就知道。
============================百度百科============================
I2S总线概述
音响数据的采集、处理和传输是多媒体技术的重要组成部分。众多的数字音频系统已经进入消费市场，例如数字音频录音带、数字声音处理器。对于设备和生产厂家来说，标准化的信息传输结构可以提高系统的适应性。I2S(Inter—IC Sound)总线是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，该总线专责于音频设备之间的数据传输，广泛应用于各种多媒体系统。它采用了沿独立的导线传输时钟与数据信号的设计，通过将数据和时钟信号分离，避免了因时差诱发的失真，为用户节省了购买抵抗音频抖动的专业设备的费用。
I2S总线规范
在飞利浦公司的I2S标准中，既规定了硬件接口规范，也规定了数字音频数据的格式。
I2S有3个主要信号
1.串行时钟SCLK，也叫位时钟（BCLK），即对应数字音频的每一位数据，SCLK都有1个脉冲。SCLK的频率=2×采样频率×采样位数。 2. 帧时钟LRCK，(也称WS)，用于切换左右声道的数据。LRCK为“1”表示正在传输的是左声道的数据，为“0”则表示正在传输的是右声道的数据。LRCK的频率等于采样频率。 3.串行数据SDATA，就是用二进制补码表示的音频数据。 有时为了使系统间能够更好地同步，还需要另外传输一个信号MCLK，称为主时钟，也叫系统时钟（Sys Clock），是采样频率的256倍或384倍。
串行数据（SD）
I2S格式的信号无论有多少位有效数据，数据的最高位总是出现在LRCK变化（也就是一帧开始）后的第2个SCLK脉冲处。这就使得接收端与发送端的有效位数可以不同。如果接收端能处理的有效位数少于发送端，可以放弃数据帧中多余的低位数据；如果接收端能处理的有效位数多于发送端，可以自行补足剩余的位。这种同步机制使得数字音频设备的互连更加方便，而且不会造成数据错位。 随着技术的发展，在统一的 I2S接口下，出现了多种不同的数据格式。根据SDATA数据相对于LRCK和SCLK的位置不同，分为左对齐（较少使用）、I2S格式（即飞利浦规定的格式）和右对齐（也叫日本格式、普通格式）。 为了保证数字音频信号的正确传输，发送端和接收端应该采用相同的数据格式和长度。当然，对I2S格式来说数据长度可以不同。
字段（声道）选择（WS）
命令选择线表明了正在被传输的声道。 WS=1，表示正在传输的是左声道的数据。 WS=0，表示正在传输的是右声道的数据。 WS可以在串行时钟的上升沿或者下降沿发生改变，并且WS信号不需要一定是对称的。在从属装置端，WS在时钟信号的上升沿发生改变。WS总是在最高位传输前的一个时钟周期发生改变，这样可以使从属装置得到与被传输的串行数据同步的时间，并且使接收端存储当前的命令以及为下次的命令清除空间。 电气规范： 输出电压: VL <0.4V VH>2.4V 输入电压 VIL=0.8V VIH=2.0V 注：目前使用的TTL电平标准，随着其他IC（LSI）的流行，其他电平也会支持。
时序要求：
在I2s总线中，任何设备都可以通过提供必需的时钟信号成为系统的主导装置，而从属装置通过外部时钟信号来得到它的内部时钟信号，这就意味着必须重视主导装置和数据以及命令选择信号之间的传播延迟，总的延迟主要由两部分组成： 1.外部时钟和从属装置的内部时钟之间的延迟 2.内部时钟和数据信号以及命令选择信号之间的延迟 对于数据和命令信号的输入，外部时钟和内部时钟的延迟不占据主导地位，它只是延长了有效的建立时间(set—up time)。延迟的主要部分是发送端的传输延迟和设置接收端所需的时间。 T是时钟周期，Tr是最小允许时钟周期，T>Tr这样发送端和接收端才能满足数据传输速率的要求。 对于所有的数据速率，发送端和接收端均发出一个具有固定的传号空号比(mark—space ratio)的时钟信号，所以t LC和tHC是由T所定义的。 t LC和tHC必须大于0.35T，这样信号在从属装置端就可以被检测到。 延迟(tdtr)和最快的传输速度(由Ttr定义)是相关的，快的发送端信号在慢的时钟上升沿可能导致tdtr不能超过tRC而使thtr为零或者负。只有tRC不大于tRCmax的时候(tRCmax>：0.15T)，发送端才能保证thtr大于等于0。 为了允许数据在下降沿被记录，时钟信号上升沿及T相关的时间延迟应该给予接收端充分的建立时间(set-up time)。 数据建立时间(set-up time)和保持时间(hold time)不能小于指定接收端的建立时间和保持时间。
I2S总线结构配置
随着WS信号的改变，导出一个WSP脉冲信号，进入并行移位寄存器，从而输出数据被激活。串行数据的默认输入是0，因此所有位于最低位(LSB)后的数据将被设置为0。 随着第一个WS信号的改变，WSP在SCK信号的下降沿重设计数器。在“1 out of n”译码器对计数器数值进行译码后，第一个串行的数据(MSB)在SCK时钟信号的上升沿被存放进入B1，随着计数器的增长，接下来的数据被依次存放进入B2到Bn中。在下一个WS信号改变的时候，数据根据WSP脉冲的变化被存放进入左(声道)锁存器或者右(声道)锁存器，并且将B2一Bn的数据清除以及计数器重设，如果有冗余的数据则最低位之后的数据将被忽略。注意：译码器和计数器(虚线内的部分)可以被一个n比特移位寄存器所代替。 IIS总线接口可作为一个编码解码接口与外部8/16位的立体声音频解码电路（CODEC IC）相连，从而实现微唱片和便携式应用。它支持IIS数据格式和MSB-Justified 数据格式。IIS总线接口为先进先出队列FIFO的访问提供DMA传输模式来取代中断模式，可同时发送和接收数据，也可只发送或接收数据。
=============================END============================
总之呢~重点就是助学班上用的这个芯片HT82V731
接口就是BCK WS DATA 百度百科说明这几个接口分别是时钟信号，WS是声道的选择 DATA 当然是数据了。
接下来就是百度了下HT82V731的datasheet了
看了看也就找到这个时序图有点用吧~
至于怎么编程还得看看新唐的ApplicationNote
但是里面说的是WAU8822芯片的，一查资料，这个和HT82V731完全是两个概念吗~不适用。
在园地里搜了一下，有个网友CUBE的帖子是关于这个I2S的讨论的，也贴出了图片，放出了工程文件，瞅着图片就是把助学班做成了USB声卡，电脑上播放啥，I2S也播出什么音乐。
以下是菜农大叔的例程（园地下载的例程，文件夹名"Smpl_UAC_2011-1-22_OK"，大家可以在园地里搜索I2S）对I2S的设置/* Configure I2S */st.u32SampleRate = 16000;st.u8WordWidth = DRVI2S_DATABIT_16;st.u8AudioFormat = DRVI2S_STEREO; //DRVI2S_MONO ,DRVI2S_STEREO st.u8DataFormat=DRVI2S_FORMAT_MSB; //DRVI2S_FORMAT_MSB ,DRVI2S_FORMAT_I2S st.u8Mode = DRVI2S_MODE_MASTER;st.u8TxFIFOThreshold = DRVI2S_FIFO_LEVEL_WORD_4;st.u8RxFIFOThreshold = DRVI2S_FIFO_LEVEL_WORD_4;DrvI2S_Open(&st);
这个不是完整的设置，具体可以参照applicationNote的设置，不过嘞，作为一个新手，我不得不承认我是愚钝的，还是不懂怎么设置，想要编译下文件夹名"Smpl_UAC_2011-1-22_OK"的历程，居然一直报错，告诉我找不到UACsys.h我看了头文件的包含地址里有这个文件啊~俺就郁闷了。
照我的分析，一共也就是三个信号线需要用的，一个是时钟，一个是WS 的左右声道切换，再者就是数据的输入，不过数据输入的格式是什么我还真是没搞懂。
我重新编译了一下我之前编写的一个程序，结果却狗屎的在耳机里发出了声音，据大叔的一个回复帖子说有网友说杂音大是电容的问题，他改大了电容效果好了很多，至于那个电容暂时不讨论。
本人现在还在努力研究我在耳机接口播放出声音的程序，最终想的是在SD卡上放个WAV的歌曲，然后通过I2S播放。这里也算是向大家求助吧，或者是开启个做什么的思路，记得当时程序匠人就问过NUC120到底能做什么，有什么优势，俺虽说不知道有啥优势，但是身为初学者俺还是挖掘能挖掘的东西吧。
在附件中把我搜集的一些初级的资料打包给大家，真心的希望达人指导。
谢谢大家。
我们一起成长
毅如靳往
oceanking7@163.com |
楼主
标题置顶
标题高亮
